特許
J-GLOBAL ID：200903061235787207

半導体装置及びその製造方法

発明者：
稗田 克彦

稗田 克彦 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-174199
公開番号（公開出願番号）：特開平11-026757
出願日： 1997年06月30日
公開日（公表日）： 1999年01月29日
要約：
【要約】【課題】 メタル材料をゲート電極に用いた場合の高温熱処理に対する耐熱性のなさや自己整合コンタクトの困難さなどの問題を解決する。【解決手段】 側面が側壁絶縁膜7で囲まれ少なくともダミーゲート膜5を含むゲート構成パターン及びソース・ドレイン拡散領域6を形成する工程と、エッチングストッパー用のストッパー膜8を形成する工程と、ゲート構成パターンが形成されている領域以外の領域に層間絶縁膜9を形成する工程と、ソース・ドレイン拡散領域6上の層間絶縁膜9をストッパー膜8に対して選択的に除去して第1の凹部を形成する工程と、ストッパー膜8を除去した第1の凹部にはソース・ドレイン拡散領域6に接続されるコンタクトプラグ材11を埋め込み、ダミーゲート膜を除去して得られる第2の凹部にはゲート電極材12を埋め込む工程とを有する。
請求項（抜粋）：
半導体基板の主面側に側面が側壁絶縁膜で囲まれ少なくともダミーゲート膜を含むゲート構成パターンを形成する工程と、このゲート構成パターンの両側の半導体基板にソース・ドレイン拡散領域を形成する工程と、前記側面が側壁絶縁膜で囲まれたゲート構成パターンを覆うエッチングストッパー用のストッパー膜を形成する工程と、このストッパー膜で覆われたゲート構成パターンが形成されている領域以外の領域に第1の層間絶縁膜を形成する工程と、前記ソース・ドレイン拡散領域上の第1の層間絶縁膜を前記ストッパー膜に対して選択的に除去して第1の凹部を形成する工程と、前記ストッパー膜を除去した第1の凹部には前記ソース・ドレイン拡散領域に接続されるコンタクトプラグ材を埋め込み、少なくとも前記ダミーゲート膜を除去して得られる第2の凹部には少なくともゲート電極材を埋め込む工程とを有することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 29/78 ,  H01L 21/28 ,  H01L 21/768 ,  H01L 21/336
FI (4件)：
H01L 29/78 301 G ,  H01L 21/28 L ,  H01L 21/90 C ,  H01L 29/78 301 L
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM