特許
J-GLOBAL ID:200903061240227759
入力回路、出力回路及び入出力回路、並びに該入出力回路を備えた信号伝送システム
発明者:
出願人/特許権者:
代理人 (1件):
西村 征生
公報種別:公開公報
出願番号(国際出願番号):特願平10-353564
公開番号(公開出願番号):特開2000-183719
出願日: 1998年12月11日
公開日(公表日): 2000年06月30日
要約:
【要約】【課題】 入力回路及び出力回路の節電を図り、入力回路から期待値の信号を発生させるようにすることにある。【解決手段】 出力回路12Aの出力端を高インピーダンス状態にする制御信号を出力回路12A及び入力回路14Aに供給したとき、入力回路12Aへの給電を生じさせてこれを動作させると同時に、出力回路12Aへの給電停止を生じさせ、また、上記制御信号が出力回路12A及び入力回路14Aに供給されないとき、出力回路12Aへの給電を生じさせてこれを動作させると同時に、入力回路12Aへの給電停止を生じさせる。また、出力回路12Aの前記制御信号に基づいた期待値の信号をオア回路45から発生させる。
請求項(抜粋):
電流源を有する入力回路であって、入力動作を生じさせる信号が供給されくなったとき、該信号が供給されなくなったことに基づいて前記入力回路へ給電する前記電流源を停止させることを特徴とする入力回路。
IPC (2件):
H03K 19/0175
, H04L 25/02
FI (2件):
H03K 19/00 101 S
, H04L 25/02 S
Fターム (16件):
5J056AA01
, 5J056AA04
, 5J056BB17
, 5J056CC01
, 5J056CC04
, 5J056DD13
, 5J056DD28
, 5J056FF06
, 5J056FF07
, 5J056FF08
, 5J056GG12
, 5J056KK00
, 5K029AA13
, 5K029CC01
, 5K029DD02
, 5K029LL00
引用特許:
審査官引用 (3件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平7-189582
出願人:富士通株式会社, 富士通ヴィエルエスアイ株式会社
-
双方向バッファ回路
公報種別:公開公報
出願番号:特願平4-216674
出願人:三菱電機株式会社
-
特開平4-256217
前のページに戻る