特許

J-GLOBAL ID：200903061259287876

半導体装置の製造方法

発明者： 新城 嘉昭 ,  下別府 祐三 ,  手代木 和雄 ,  吉本 和浩 ,  吉田 英治 ,  早坂 昇 ,  渡部 光久
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2001-322812
公開番号（公開出願番号）：特開2003-133260
出願日： 2001年10月19日
公開日（公表日）： 2003年05月09日
要約：

【要約】【課題】 本発明はバックグラインド工程において背面に対しバックグラインド処理が実施される半導体装置の製造方法に関し、製造コストを上昇させることなく、薄型化された半導体素子の機械的強度を向上することを課題とする。【解決手段】 ウェハ1の背面をバックグラインドするバックグラインド工程と、このバックグラインド工程が終了した後にウェハ1を所定のダイシングラインに沿ってダイシングして個々の半導体素子10に個片化するダイシング工程とを有する半導体装置の製造方法において、バックグラインド工程とダイシング工程との間に、ダイシング工程でダイシングラインの延在方向と異なる方向(45度の方向)に研磨痕20Aを形成する研磨痕形成工程(図5(C))を設ける。

請求項（抜粋）：

半導体基板の背面をバックグラインドするバックグラインド工程と、該バックグラインド工程が終了した後に、前記半導体基板を所定のダイシングラインに沿ってダイシングして個々の半導体素子に個片化するダイシング工程とを有する半導体装置の製造方法において、前記バックグラインド工程と前記ダイシング工程との間に、前記ダイシング工程で前記ダイシングラインの延在方向と異なる方向に研磨痕を形成する研磨痕形成工程を設けたことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/301 ,  B23K 26/00 ,  H01L 21/304 621 ,  H01L 21/304 631 ,  B23K101:40

FI (5件)：

B23K 26/00 G ,  H01L 21/304 621 B ,  H01L 21/304 631 ,  B23K101:40 ,  H01L 21/78 Q

Fターム (1件)：

4E068DB00

引用特許：

審査官引用 (3件)

• 半導体素子の製造方法
  公報種別：公開公報   出願番号：特願平6-251769   出願人：株式会社東芝
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-014771   出願人：シャープ株式会社
• レーザを利用した半導体チップ抗折強度の向上法
  公報種別：公開公報   出願番号：特願平10-324359   出願人：シャープタカヤ電子工業株式会社