特許
J-GLOBAL ID：200903061262477287
半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-076315
公開番号（公開出願番号）：特開平10-270654
出願日： 1997年03月27日
公開日（公表日）： 1998年10月09日
要約：
【要約】【課題】強誘電体膜を有する薄膜キャパシタを用いた、高集積化が可能な半導体記憶装置を提供する。【解決手段】半導体記憶装置は、強誘電体膜14及び強誘電体膜14を介して対向する一対の電極13、15とを有する薄膜キャパシタと、薄膜キャパシタに接続して設けられた転送ゲート用トランジスタとを具備するメモリセルを、マトリックス状に複数個配置してなる。薄膜キャパシタを飽和分極させたときのヒステリシス曲線の幅に相当する電圧は、正方向と負方向との間の書き込み動作時の電圧差に対して、5%以上且つ20%以下である。また、薄膜キャパシタを飽和分極させたときの残留分極量は、書き込み動作時の電圧を加えたときの全分極量に対して、5%以上且つ30%以下である。
請求項（抜粋）：
強誘電体膜及び前記強誘電体膜を介して対向する一対の電極とを有する薄膜キャパシタと、前記薄膜キャパシタに接続して設けられた転送ゲート用トランジスタとを具備するメモリセルを、マトリックス状に複数個配置してなる半導体記憶装置において、前記薄膜キャパシタに正方向と負方向の最大動作電圧を加えて測定した分極ヒステリシス曲線の幅に相当する電圧が、正方向と負方向の最大動作電圧の差に対して5%以上且つ20%以下であることを特徴とする半導体記憶装置。
IPC (4件)：
H01L 27/10 451
, G11C 11/22
, H01L 27/108
, H01L 21/8242
H01L 27/10 451
, G11C 11/22
, H01L 27/10 651
