特許

J-GLOBAL ID：200903061272340263

集積回路を組立てる方法、集積回路、および集積回路のための高電圧許容インタフェース回路

発明者： ラケシュ・パテル ,  ジョン・イー・ターナー ,  ジョン・ディー・ラム ,  ウィルソン・ウォン
出願人/特許権者： アルテラ・コーポレイション
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-138578
公開番号（公開出願番号）：特開平10-144870
出願日： 1997年05月28日
公開日（公表日）： 1998年05月29日
要約：

【要約】【課題】 種々の動作電圧環境での使用に適用できる集積回路を製造する方法を提供する。【解決手段】 第1の電源電圧と互換性のある集積回路コアが与えられる(705)。第1、第2、および第3のインタフェースが与えられ(710、715、720)、これらが選択的にコアに結合されて(725)集積回路の所望の特性が得られる。

請求項（抜粋）：

集積回路を組立てる方法であって、第1の電源電圧と互換可能な集積回路のコアを提供するステップと、第1の電源電圧と互換可能な外部回路からの入力信号を扱い、第1の電源電圧と互換可能な外部回路のための出力信号を発生するよう設計された集積回路のための第1のインタフェースを提供するステップと、第2の電源電圧と互換可能な外部回路からの入力信号を扱い、第1の電源電圧と互換可能な外部回路のための出力信号を発生するよう設計された集積回路のための第2のインタフェースを提供するステップと、第2の電源電圧と互換可能な外部回路からの入力信号を扱い、第2の電源電圧と互換可能な外部回路のための出力信号を発生するよう設計された集積回路のための第3のインタフェースを提供するステップと、第1のインタフェース、第2のインタフェース、または第3のインタフェースのコアとの結合を選択するステップと、を含む集積回路を組立てる方法。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  G11C 5/14

FI (2件)：

H01L 27/04 M ,  G11C 5/14

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-054970   出願人：富士通株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平6-235523   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社