特許
J-GLOBAL ID：200903061277171923
データ記憶装置、再構築制御装置、再構築制御方法、プログラム及び記憶媒体
発明者：
出願人/特許権者：
代理人 (1件)：
頭師 教文
公報種別：公開公報
出願番号（国際出願番号）：特願2005-106964
公開番号（公開出願番号）：特開2006-285803
出願日： 2005年04月04日
公開日（公表日）： 2006年10月19日
要約：
【課題】入出力コマンドの遅延を最小限に留めながら、記憶データの再構築処理の進行が早い再構築技術を実現する。【解決手段】処理データの冗長記憶領域を有するデータ記憶装置における記憶データの再構築動作を制御する再構築制御方法として、装置外部との処理データの入出力に伴うコマンド処理の実行中又は実行待ちを判定する処理と、障害部位の交換に伴う記憶データの再構築処理の要求待ちを判定する処理と、装置外部との処理データの入出力に伴うコマンド処理の実行中でも実行待ちでもないと判定され、かつ、障害部位の交換に伴う記憶データの再構築処理の要求待ちが判定されたとき、再構築コマンドの実行を指示する処理とを有するものを提案する。【選択図】図9
請求項（抜粋）：
処理データの冗長記憶領域を有するデータ記憶装置において、
装置外部との処理データの入出力に伴うコマンド処理の実行中又は実行待ちを判定する入出力状態判定部と、
障害部位の交換に伴う記憶データの再構築処理の要求待ちを判定する再構築要求判定部と、
前記入出力状態判定部で、装置外部との処理データの入出力に伴うコマンド処理の実行中でも実行待ちでもないと判定され、かつ、前記再構築要求判定部で、障害部位の交換に伴う記憶データの再構築処理の要求待ちが判定されたとき、再構築コマンドの実行を指示する再構築処理実行部と
を有することを特徴とするデータ記憶装置。
IPC (1件)：
FI (2件)：
G06F3/06 305F
, G06F3/06 540
5B065BA01
, 5B065CA30
, 5B065EA24
, 5B065ZA02
