半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：青山葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-296909
公開番号（公開出願番号）：特開平10-289573
出願日： 1997年10月29日
公開日（公表日）： 1998年10月27日
要約：

【要約】【課題】チップサイズの増大を招くことなく、メモリセルのリーク電流を精度良く検知して、メモリセルのリフレッシュ周期を設定できる半導体記憶装置を提供する。【解決手段】この半導体記憶装置は、ビット線プリチャージ電位発生回路40に接続された第1キャパシタ11と、第1キャパシタ11の一端11aを第1の電位(Vcc)に充電するプリチャージトランジスタ16とを備え、ビット線プリチャージ電位発生回路40は、ビット線プリチャージ電位線101に生じるリークに応じた電荷量を第1キャパシタ11から放電し、リフレッシュタイマー回路41は第1キャパシタ11の一端11aの電位が第1電位(Vcc)から所定の第2電位333まで下降する時間に応じた周期でクロック信号106を発生する。

請求項（抜粋）：

メモリセルトランジスタとメモリセルキャパシタが構成するメモリセル群と、上記メモリセルトランジスタが複数個接続されているビット線群と、上記ビット線群をプリチャージ電位にするためのビット線プリチャージ電位線を一定の電位に保つビット線プリチャージ電位発生回路と、セルフリフレッシュモード時に所定のリフレッシュ周期でクロック信号を発生するリフレッシュタイマー回路とを備えた半導体記憶装置において、上記ビット線プリチャージ電位発生回路に接続された第1キャパシタと、上記第1キャパシタの一端を第1の電位に充電する第1キャパシタ充電手段とを備え、上記ビット線プリチャージ電位発生回路は、上記ビット線プリチャージ電位線に生じるリークに応じた電荷量を上記第1キャパシタから放電し、上記リフレッシュタイマー回路は、上記第1キャパシタの一端の電位が上記第1電位から所定の第2電位まで下降する時間に応じた周期でクロック信号を発生することを特徴とする半導体記憶装置。

IPC (3件)：

G11C 11/406 , G11C 11/407 , G11C 11/403

FI (4件)：

G11C 11/34 363 L , G11C 11/34 354 F , G11C 11/34 363 M , G11C 11/34 371 J

引用特許：

審査官引用 (2件)

半導体記憶装置
公報種別：公開公報出願番号：特願平4-302088 出願人：日本電気株式会社
半導体メモリ装置
公報種別：公開公報出願番号：特願平4-314456 出願人：三星電子株式会社

前のページに戻る