特許

J-GLOBAL ID：200903061383346740

半導体装置および半導体装置の製造方法

発明者： 大塚 健一 ,  三浦 成久 ,  今泉 昌之 ,  高見 哲也 ,  杉本 博司
出願人/特許権者： 三菱電機株式会社
代理人 (3件)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2006-001970
公開番号（公開出願番号）：特開2007-184434
出願日： 2006年01月10日
公開日（公表日）： 2007年07月19日
要約：

【課題】 プロセスの再現性の向上、オン抵抗の低減および耐圧におけるゲート絶縁膜中電界値の低減を図れる半導体装置を提供する。【解決手段】 この半導体装置は、n型SiCドリフト層5と、n型SiCドリフト層5上に選択的に形成されたp型SiCベース領域7と、n型SiCドリフト層5上に形成されたn型デプレッション領域9と、p型SiCベース領域7の表層に形成されたn型SiCソース領域11と、n型SiCソース領域11上、p型SiCベース領域7上およびn型デプレッション領域9上に渡って形成されたゲート絶縁膜13およびゲート電極15とを備え、n型デプレッション領域9は、n型SiCドリフト層5よりも高いドーピング濃度で形成されると共に、その横方向に対しては均一の濃度で形成され且つその上下方向に対しては上層側(9a,9b)よりも下層側(9c)の方が高濃度に形成される。【選択図】図1

請求項（抜粋）：

第1導電型ドリフト層と、 前記第1導電型ドリフト層上に選択的に形成された第2導電型ベース領域と、 前記第1導電型ドリフト層上において前記第2導電型ベース領域の側面に接する様に形成された第1導電型デプレション領域と、 前記第2導電型ベース領域の表層において前記第2導電型ベース領域に囲まれる様に形成された第1導電型ソース領域と、 前記第1導電型ソース領域上、前記第2導電型ベース領域上および前記第1導電型デプレション領域上に渡って形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、 を備え、 前記第1導電型デプレション領域は、前記第1導電型ドリフト層のドーピング濃度よりも高いドーピング濃度で形成されると共に、その横方向に対しては均一の濃度で形成され且つその上下方向に対しては上層側よりも下層側の方が高濃度に形成されることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 29/12 ,  H01L 21/336

FI (4件)：

H01L29/78 652E ,  H01L29/78 652T ,  H01L29/78 652B ,  H01L29/78 658A

引用特許：

出願人引用 (1件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2003-169162   出願人：松下電器産業株式会社

審査官引用 (5件)

• 特開平1-253966
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平7-287647   出願人：トヨタ自動車株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2001-176500   出願人：富士電機株式会社
• 縦型JFET制限型シリコンカーバイドパワー金属酸化膜半導体電界効果トランジスタおよび縦型JFET制限型シリコンカーバイド金属酸化膜半導体電界効果トランジスタを製造する方法
  公報種別：公表公報   出願番号：特願2004-565192   出願人：クリーインコーポレイテッド
• 縦型電界効果トランジスタ
  公報種別：公開公報   出願番号：特願平11-304774   出願人：関西日本電気株式会社