特許

J-GLOBAL ID：200903061408997555

半導体装置及びシステム

発明者： 池谷 豊人
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平9-056929
公開番号（公開出願番号）：特開平10-242288
出願日： 1997年02月25日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】 ランダムアクセスメモリRAM等を搭載する論理集積回路装置LSI等の製品出荷後の欠陥救済を可能とし、論理集積回路装置等ひいてはこれを含むコンピュータ等の信頼性を高める。また、論理集積回路装置等の機能試験及び欠陥救済を効率化し、その試験コストを削減する。【解決手段】 ランダムアクセスメモリRAM等の半導体メモリを搭載する論理集積回路装置LSI等に、ビルトインセルフテスト回路BISTと、例えばビルトインセルフテスト回路BISTによるパワーオンリセット時の機能試験結果に応じて障害となった欠陥素子を自動的に冗長素子と置き換える欠陥救済回路つまり冗長アドレス切り換え回路RAXCとを設ける。また、ビルトインセルフテスト回路BIST及び冗長アドレス切り換え回路RAXCを、論理集積回路装置等の所定の製造工程における機能試験及び欠陥救済に活用する。

請求項（抜粋）：

冗長素子を含む所定の内部回路と、上記内部回路の機能試験の結果に応じてその欠陥部分を選択的に上記冗長素子に置き換える欠陥救済回路とを具備することを特徴とする半導体装置。

IPC (2件)：

H01L 21/82 ,  G01R 31/28

FI (4件)：

H01L 21/82 R ,  G01R 31/28 B ,  G01R 31/28 V ,  H01L 21/82 T

引用特許：

審査官引用 (4件)

• メモリモジユール及びその不良ビツトテーブル設定方法
  公報種別：公開公報   出願番号：特願平3-244639   出願人：川崎製鉄株式会社
• 特開平3-160698
  
• 半導体記憶装置及び半導体集積回路装置
  公報種別：公開公報   出願番号：特願平8-059667   出願人：富士通株式会社
• 特開平3-160698