特許

J-GLOBAL ID：200903061569811770

層状炭素構造体の製造方法および半導体装置の製造方法

発明者： 佐藤 信太郎
出願人/特許権者： 富士通株式会社
代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2007-335941
公開番号（公開出願番号）：特開2009-155168
出願日： 2007年12月27日
公開日（公表日）： 2009年07月16日
要約：

【課題】結晶性や形状、作製場所を制御する。【解決手段】階段状に加工されたオフ基板11が加熱され、オフ基板11上に層状炭素構造体13が作製される。このようにして作製された層状炭素構造体13は、移動度および熱伝導性が高く、そして、結晶性、形状および作製場所を制御することができる。したがって、このような性質を有する層状炭素構造体13を、半導体装置のチャネルなどの電気伝導体または熱伝導体として用いることができる。【選択図】図1

請求項（抜粋）：

階段状に加工されたオフ基板を加熱し、前記オフ基板上に層状炭素構造体を形成することを特徴とする層状炭素構造体の製造方法。

IPC (3件)：

C01B 31/02 ,  H01L 21/28 ,  H01L 29/786

FI (5件)：

C01B31/02 101Z ,  H01L21/28 301B ,  H01L21/28 301Z ,  H01L29/78 618B ,  H01L29/78 626C

Fターム (44件)：

4G146AA02 ,  4G146AB07 ,  4G146AD23 ,  4G146AD28 ,  4G146BA08 ,  4G146BC25 ,  4G146BC26 ,  4G146BC34B ,  4G146BC37B ,  4M104AA03 ,  4M104AA09 ,  4M104BB14 ,  4M104BB36 ,  4M104CC01 ,  4M104CC05 ,  4M104EE16 ,  4M104EE17 ,  4M104FF02 ,  4M104FF13 ,  4M104GG08 ,  4M104GG09 ,  4M104HH14 ,  5F110AA16 ,  5F110AA26 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD05 ,  5F110DD06 ,  5F110DD21 ,  5F110EE02 ,  5F110EE04 ,  5F110EE08 ,  5F110EE14 ,  5F110EE15 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF27 ,  5F110GG01 ,  5F110HK02 ,  5F110HK04 ,  5F110HK21 ,  5F110QQ14

引用特許：

審査官引用 (2件)

• グラフェン集積回路
  公報種別：公開公報   出願番号：特願2006-163856   出願人：国立大学法人北海道大学
• グラフェンシートの製造方法
  公報種別：公開公報   出願番号：特願2007-233535   出願人：国立大学法人福井大学