特許

J-GLOBAL ID：200903061690250645

半導体装置およびその製造方法

発明者： 佐藤 力 ,  水島 一郎 ,  綱島 祥隆 ,  井場 淳一郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-150348
公開番号（公開出願番号）：特開平11-074483
出願日： 1998年05月29日
公開日（公表日）： 1999年03月16日
要約：

【要約】【課題】絶縁耐圧に優れた高アスペクト比(10以上)のトレンチキャパシタを実現すること。【解決手段】トレンチ15が形成されたシリコン基板11に、減圧下の水素雰囲気中での850°C以上1200°C以下の熱処理を施す。

請求項（抜粋）：

表面に溝が形成された半導体基板と、前記溝の内部を埋め込む埋込み部材とを有する半導体装置であって、前記溝をその深さ方向に平行な法線を有する第1の平面で切断した場合の前記溝の断面を第1の断面とし、前記溝をその深さ方向に平行な法線を有し、かつ前記第1の平面よりも前記溝の底に近い第2の平面で切断した場合の前記溝の断面を第2の断面としたときに、第1の断面の面積が第2の断面の面積よりも小さく、かつ第1の断面における曲率半径の最小値が第2の断面における曲率半径の最小値よりも小さいという条件を満たす第1および第2の断面が存在することを特徴とする半導体装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/76

FI (2件)：

H01L 27/10 625 A ,  H01L 21/76 L

引用特許：

審査官引用 (2件)

• 半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願平4-208477   出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社
• 半導体素子の電荷蓄積用キャパシタ及びその製造方法
  公報種別：公開公報   出願番号：特願平7-161658   出願人：沖電気工業株式会社