特許
J-GLOBAL ID：200903061789874829

半導体装置の製造方法

発明者：
河合 薫

河合 薫 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-016033
公開番号（公開出願番号）：特開平9-213661
出願日： 1996年01月31日
公開日（公表日）： 1997年08月15日
要約：
【要約】【課題】本発明は、半導体ウェーハ上に形成された素子パターンをチップ単位に分割する場合において、大幅な合理化・省力化を達成できるようにすることを最も主要な特徴とする。【解決手段】たとえば、複数の半導体チップ102が形成されている半導体ウェーハ101の表面に、まず、ダイシングラインに沿ってそれぞれ所定の深さの切り込み溝101aを形成する。その切り込み溝101a内に室温以下の凝固点を持つ液体13を充填した後、それを固体化させる。この液体13の固体化により、半導体ウェーハ101をワークプレート11上に固定させた状態において、半導体ウェーハ101の裏面側を砥石14を用いて研削する。これにより、半導体チップ102を個々に分割しつつ、所定の厚さに仕上げるようになっている。
請求項（抜粋）：
複数の素子パターンが形成された半導体ウェーハに第一表面側より切り込みを入れて溝を形成する工程と、前記半導体ウェーハの切り込み溝内に液体を充填し、この液体を凝固させることによって前記半導体ウェーハの第一表面側をワークプレート上に固定する工程と、前記半導体ウェーハの第二表面側を研削して前記素子パターンをチップ単位に分割する工程とからなることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/301 ,  H01L 21/304 321
FI (4件)：
H01L 21/78 Q ,  H01L 21/304 321 M ,  H01L 21/78 L ,  H01L 21/78 A
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM