特許
J-GLOBAL ID：200903061824515187
電子回路基板
発明者：
出願人/特許権者：
代理人 (2件)：
西川 惠清
, 森 厚夫
公報種別：公開公報
出願番号（国際出願番号）：特願2007-039845
公開番号（公開出願番号）：特開2008-205208
出願日： 2007年02月20日
公開日（公表日）： 2008年09月04日
要約：
【課題】ランドの形状を変更する必要なく、はんだ付けの際に後付け用の挿入穴がはんだで塞がれることを防ぐことができる電子回路基板を提供する。【解決手段】プリント配線板1にリード挿入用の挿入穴2と、この挿入穴2の周囲にてプリント配線板1の表面にランド3を設けた電子回路基板に関する。プリント配線板1に実装部品4を仮接着するための接着剤6を、ランド3の表面の一部に、はんだ広がり防止用に塗布する。はんだ付けの際にランド3の表面に付着したはんだ7が挿入穴2の全周を囲むように広がることを、実装部品4を仮接着するための接着剤6を利用して防ぐことができ、挿入穴2の内周にはんだ7の膜が張って、後付け用の挿入穴2がはんだ7で塞がれることを防ぐことができる。【選択図】図1
請求項（抜粋）：
プリント配線板にリード挿入用の挿入穴と、この挿入穴の周囲にてプリント配線板の表面にランドを設けた電子回路基板において、プリント配線板に実装部品を仮接着するための接着剤を、ランドの表面の一部に、はんだ広がり防止用に塗布して成ることを特徴とする電子回路基板。
IPC (1件)：
FI (2件)：
H05K3/34 504A
, H05K3/34 506B
5E319AA02
, 5E319AB01
, 5E319CC23
, 5E319CD15
, 5E319CD28
, 5E319GG03
出願人引用 (2件)
審査官引用 (6件)
全件表示
前のページに戻る
