特許
J-GLOBAL ID：200903061836251290
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平6-296960
公開番号（公開出願番号）：特開平8-162476
出願日： 1994年11月30日
公開日（公表日）： 1996年06月21日
要約：
【要約】【目的】断面がT形のゲート電極を有する化合物半導体トランジスタを有する半導体装置に関し、T形ゲート電極と化合物半導体層との応力差により生じる閾値電圧の変動を絶縁膜により容易に調整すること。【構成】化合物半導体層上のT形ゲート電極の両側に形成される庇の下にだけ第1の絶縁膜を形成し、さらに閾値調整用のストレスを有する第2の絶縁膜により化合物半導体層、T形ゲート電極及び第1の絶縁膜を覆う構造を含む。
請求項（抜粋）：
チャネルとなる化合物半導体層の上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜のうちゲート電極形成領域に開口部を形成する工程と、前記化合物半導体層との界面でショットキー障壁を作る第1の導電膜を前記開口部内と前記第1の絶縁膜の上に堆積する工程と、前記第1の導電膜をパターニングして前記開口部内とその周辺に残存させて前記開口部より広い庇部を有するゲート電極を形成する工程と、前記第1の絶縁膜をパターニングして前記ゲート電極側部の前記庇部の下に選択的に残存させる工程と、前記化合物半導体層のソース領域、ドレイン領域となる部分に抵抗接触する上にソース電極及びドレイン電極を形成する工程と、前記第1の絶縁膜の側面及び前記化合物半導体層に接する第2の絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/338
, H01L 29/812
, H01L 21/28 301
, H01L 21/316
