特許
J-GLOBAL ID:200903061884972269

半導体集積回路装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-082909
公開番号(公開出願番号):特開平7-297366
出願日: 1994年04月21日
公開日(公表日): 1995年11月10日
要約:
【要約】【目的】信頼性の高い抵抗素子と容量素子をIGFETとともに高集積度で形成することが可能な半導体集積回路装置およびその装置を簡素化されたプロセスで製造する方法を提供する。【構成】フィ-ルド絶縁膜2上に形成された抵抗素子20の抵抗体24と容量素子40の下部電極14を同じシート抵抗を有するポリシリコン層で形成する。また、容量素子20の誘電体膜15はシリコン酸化膜6,8とシリコン窒化膜7の積層構造であり、抵抗素子20の抵抗体24の上面に被着する保護絶縁膜25もシリコン酸化膜6,8とシリコン窒化膜7の積層構造を用いる。
請求項(抜粋):
半導体基板の主表面に設けられた絶縁層の上に容量素子と抵抗素子とが形成された半導体集積回路装置において、前記抵抗素子は、所定のシート抵抗を有する第1のポリシリコン層から構成され、前記容量素子は、前記第1のポリシリコン層と同じシート抵抗を有する第2のポリシリコン層からなる下部電極、前記下部電極上の誘電体膜および前記誘電体膜上の上部電極から構成されていることを特徴とする半導体集積回路装置。
IPC (4件):
H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/06
FI (3件):
H01L 27/04 P ,  H01L 27/04 C ,  H01L 27/06 102 Z
引用特許:
審査官引用 (5件)
  • 特開平3-234054
  • 特開昭63-088855
  • 半導体入力保護装置
    公報種別:公開公報   出願番号:特願平4-019087   出願人:日本電気株式会社
全件表示

前のページに戻る