特許
J-GLOBAL ID：200903061893920360
クロック再生回路
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-132205
公開番号（公開出願番号）：特開平10-327208
出願日： 1997年05月22日
公開日（公表日）： 1998年12月08日
要約：
【要約】【課題】 多値のQAMでもジッタ成分が少なく精度の高いクロック再生を行うことができるクロック再生回路を提供する。【解決手段】 従来技術のクロック再生回路の構成に、信号a,bからオフセット補正値を生成するオフセット補正値生成回路113と、該出力信号eを信号aを遅延回路102で1/2データ周期遅延させた信号cから減算を行う減算回路114が付加されている。0クロス変化をする信号の1/2データ周期点に基準線xを設けて、そこに対し信号a,bが従来技術のように0クロス変化をしているとして、0レベルと基準線xまでのずれを信号cに対しオフセット補正を行って、生成した信号eを位相誤差信号としてクロック再生を行う。
請求項（抜粋）：
入力された多値QAM信号を2分岐し、2分岐された前記多値QAM信号のそれぞれを、局部搬送波発信器の出力を分岐した互いに90 ゚位相差を持つ2つの局部搬送波で2つの混合器にて各々乗算検波し、復調して得られたアナログ同相信号Iとアナログ直交信号Qとを2つのA/D変換器で各々符号化したディジタル同相信号ID とディジタル直交信号QD とに変換し、得られた前記ディジタル同相信号ID と前記ディジタル直交信号QD とからクロック位相誤差検出回路によって検出した位相誤差を、ループフィルターを介して電圧制御発振器の制御電圧とし、該電圧制御発振器の発振出力を前記A/D変換器のクロック入力に供給することで、クロック再生を行う多値QAM復調回路のクロック再生回路において、前記クロック位相誤差検出回路は、入力信号aと、縦列接続された第1、第2の1/2データ周期遅延回路によって前記入力信号aを1データ周期遅延させた信号bとからオフセット補正値eを生成するオフセット補正値生成回路と、前記入力信号aを前記第1の1/2データ周期遅延回路によって1/2データ周期遅延させた信号cから前記オフセット補正値eを減算する第1の減算回路と、前記入力信号aから前記1データ周期遅延した信号bを減算する第2の減算回路と、前記第2の減算回路の演算結果に応じて前記第1の減算回路の出力信号の符号の反転および非反転を実行する符号反転器と、前記第2の減算回路の演算結果と第1のしきい値との大小を判定する第1の判定器と、前記入力信号aに前記1データ周期遅延した信号bを加算する加算回路と、前記加算回路の演算結果と第2のしきい値との大小を判定する第2の判定器と、前記第1の判定器および第2の判定器の判定結果に応じて前記符号反転回路の出力信号の通過および不通過を実行するゲート回路と、により構成されることを特徴とするクロック再生回路。
IPC (2件)：
FI (2件)：
H04L 27/00 G
, H04L 7/02 Z
