特許
J-GLOBAL ID：200903061909554068
アンチフューズを有する半導体記憶デバイス
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
石島 茂男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-367179
公開番号（公開出願番号）：特開平11-191614
出願日： 1997年12月25日
公開日（公表日）： 1999年07月13日
要約：
【要約】【課題】アンチフューズのための薄膜製造工程を追加しないで済む半導体記憶デバイスを提供する。【解決手段】半導体基板30上に形成された第1のポリシリコン薄膜37と、その表面に立設された第2のポリシリコン薄膜39とで一方の電極が形成され、その表面に形成された誘電体薄膜と第2の電極とで記憶セル内のキャパシタ11が構成された半導体記憶デバイスについて、キャパシタ11と同じ構造のアンチフューズ12を設ける。追加する薄膜が無いので、製造コストが低くて済み、また、アンチフューズ12の配置も容易である。第2のポリシリコン薄膜39を立設させず、第1のポリシリコン薄膜39表面に形成してアンチフューズ13を構成してもよい。
請求項（抜粋）：
半導体基板に形成された第1の電極と、前記第1の電極表面に形成された誘電体薄膜と、前記誘電体薄膜表面に形成された第2の電極とで構成されたキャパシタを、充電又は放電させるとデータの記憶が行えるように構成された半導体デバイスであって、前記第1、第2の電極と前記誘電体薄膜とで構成されたアンチフューズと、前記アンチフューズに直列接続されたMOSトランジスタとを有し、前記アンチフューズと前記MOSトランジスタとが直列接続された回路に、前記キャパシタに印加される電圧よりも高電圧の絶縁破壊電圧を印加し、前記MOSトランジスタを導通させると前記アンチフューズの前記誘電体薄膜が破壊し、前記第1、第2の電極間が短絡するように構成されたことを特徴とする半導体記憶デバイス。
IPC (3件)：
H01L 27/108
, H01L 21/8242
, H01L 29/78
H01L 27/10 681 F
, H01L 27/10 621 C
, H01L 29/78 657 G
