特許
J-GLOBAL ID:200903095612554346

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-167630
公開番号(公開出願番号):特開平10-208476
出願日: 1997年06月24日
公開日(公表日): 1998年08月07日
要約:
【要約】【課題】 メモリセルから少々の電流洩れがあっても、データ保持時間を長く確保して、長いリフレッシュサイクル期間を得る。【解決手段】 ワード線WLにメモリセル11〜15及び2が接続される。情報用メモリセル10〜15がビット線bit1〜5を経てセンスアンプSA1〜5の一方の入力端子に入力される。他のメモリセル2には、情報読み出しの基準電位に相当する基準情報が記憶され、この基準情報はビット線bit7を経て前記センスアンプSA1〜5の各他方の入力端子に共通して入力される。従って、各情報用メモリセル11〜15に記憶された信号電荷の電位が、リーク電流に起因して低下しても、これに合せて、基準電位の情報を記憶するメモリセル2に記憶された信号電荷の電位もリーク電流により低下するので、その両者間の電位差がセンス限界に達するまでの時間が延び、データ保持時間を長く保持できる。
請求項(抜粋):
容量及びトランジスタより成り且つ情報の読み出し動作を行なう情報用メモリセルと、前記メモリセルをアクセスするワード線と、前記ワード線と同一又は同一のアドレスを有するワード線に接続された前記メモリセルとは異なる他のメモリセルとを備え、前記他のメモリセルには、前記情報用メモリセルからの情報読み出しの基準電位に相当する基準情報であって、センスアンプで用いられる情報が記憶されることを特徴とする半導体記憶装置。
IPC (7件):
G11C 11/409 ,  G11C 11/406 ,  G11C 11/401 ,  G11C 29/00 603 ,  H01L 27/10 461 ,  H01L 27/108 ,  H01L 21/8242
FI (6件):
G11C 11/34 353 Z ,  G11C 29/00 603 J ,  H01L 27/10 461 ,  G11C 11/34 363 L ,  G11C 11/34 371 D ,  H01L 27/10 621 B
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る