特許
J-GLOBAL ID：200903061984953610
メモリコントローラ
発明者：
出願人/特許権者：
代理人 (1件)：
原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願2003-319746
公開番号（公開出願番号）：特開2005-085216
出願日： 2003年09月11日
公開日（公表日）： 2005年03月31日
要約：
【課題】 何ら支障なく、互いに異なるアクセス手順で制御されるメモリを制御できるにも拘わらず、外部端子数の少ないメモリコントローラを実現する。【解決手段】 コントローラチップ4において、両コントローラ部11・12と外部端子P4...との間に設けられたマルチプレクサ13が、アクセス対象となるアドレスに応じて、上記両コントローラ部11・12の各端子と外部端子P4...との接続関係を変更することによって、上記SDRAM2を制御するDRAMコントローラ部11とSDRAM2との間を接続する外部端子のうち、データ信号伝送用の端子だけではなく、アドレス信号、および、制御信号の一部を伝送する端子も、上記SRAM3を制御するSRAMコントローラ部12とSRAM3との間を接続する外部端子と共用されている。【選択図】 図1
請求項（抜粋）：
互いに異なるアクセス手順で制御されるメモリを、それぞれ制御するために設けられた複数のコントローラ部を有するメモリコントローラにおいて、
上記各コントローラ部が制御対象とする上記各メモリは、互いに異なるアドレス領域に割り当てられていると共に、アドレス信号および制御信号の少なくとも制御信号を伝送するために設けられたメモリの外部端子のうちの特定外部端子は、当該端子が入力端子の場合、選択信号が非選択を示している期間中に当該端子へ入力される信号がいずれの値であっても、当該メモリの記憶内容を変更しない端子であり、当該端子が出力端子の場合、選択信号が非選択を示している期間中に信号を出力しない端子であって、
上記メモリコントローラの外部端子のうち、上記メモリの特定外部端子と当該メモリを制御するコントローラ部の内部端子とを接続するための外部端子は、共用の外部端子として、上記複数のメモリの中の他のメモリを制御するコントローラ部の内部端子と当該メモリの特定外部端子と接続するための外部端子と共用されており、
さらに、アクセス元からのアドレス信号が、いずれのコントローラ部によって制御されているメモリへのアクセスを示しているかを判定するアドレスデコーダと、
当該アドレスデコーダの指示に基づいて、上記各コントローラ部のうち、アクセス対象となるメモリを制御するコントローラ部を選択して、上記共用の外部端子へ接続するマルチプレクサとを備えていることを特徴とするメモリコントローラ。
IPC (2件)：
FI (2件)：
G06F12/06 515H
, G06F13/16 510Z
