特許
J-GLOBAL ID：200903062136994531

遅延装置

発明者：
丸尾 章郎

丸尾 章郎 について


出願人/特許権者：
旭化成マイクロシステム株式会社

旭化成マイクロシステム株式会社 について


代理人 (1件)： 森 哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-055729
公開番号（公開出願番号）：特開2002-261590
出願日： 2001年02月28日
公開日（公表日）： 2002年09月13日
要約：
【要約】【課題】 入力信号に基づいて遅延信号を生成する際の遅延時間の精度の向上を図るとともに、入力信号が任意の周波数であってもその遅延時間が周波数の違いに容易に対応できる遅延装置の提供。【解決手段】 遅延素子21、23〜25によりリング発振回路28を形成する。発振制御回路29は、入力信号と比較器30の出力信号に基づき、スイッチ回路22を制御することでリング発振回路28の発振を停止制御するようになっている。比較器30は、遅延素子23に入力されるアナログ信号を2値化し、この2値化信号を基準信号として出力するとともに、発振制御回路29に供給するようになっている。比較器31は、遅延素子26から出力されるアナログ信号を2値化し、この2値化信号を遅延信号として出力するようになっている。
請求項（抜粋）：
複数の遅延素子を縦続接続させ、そのうちの所定の遅延素子の出力側を初段の遅延素子の入力側に帰還させて自己発振するリング発振回路を構成し、このリング発振回路を含む遅延回路と、前記複数の遅延素子のうち少なくとも2つの遅延素子の各出力信号に基づき、基準信号と、この基準信号から所定の遅延時間を有する遅延信号とを出力する出力回路と、前記リング発振回路を構成する複数の遅延素子のうちの所定の遅延素子の入力端子の信号を所定レベルに固定するとともに、入力信号に基づいて所定時間にわたって前記固定を解除する発振制御を行う発振制御回路と、を備えるようにしたことを特徴とする遅延装置。
IPC (4件)：
H03K 5/13 ,  H03K 3/354 ,  H03L 7/08 ,  H03L 7/099
FI (4件)：
H03K 5/13 ,  H03K 3/354 B ,  H03L 7/08 L ,  H03L 7/08 F
Fターム (21件)：
5J001AA04 ,  5J001AA05 ,  5J001BB00 ,  5J001BB05 ,  5J001BB10 ,  5J001BB14 ,  5J001BB20 ,  5J001BB25 ,  5J001CC00 ,  5J106AA01 ,  5J106AA04 ,  5J106BB04 ,  5J106CC02 ,  5J106CC15 ,  5J106CC59 ,  5J106DD08 ,  5J106FF04 ,  5J106FF07 ,  5J106GG01 ,  5J106KK05 ,  5J106LL01
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM