特許
J-GLOBAL ID:200903062186007710
半導体素子の製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
志賀 正武 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-057253
公開番号(公開出願番号):特開2001-094074
出願日: 2000年03月02日
公開日(公表日): 2001年04月06日
要約:
【要約】【課題】 キャパシタのNO誘電膜の品質を低下させず、NO誘電膜の全体窒化膜の形成時間を短縮できる半導体素子の製造方法を提供することにある。【解決手段】 シリコン基板上にキャパシタの下部電極用多結晶シリコン層のパターンを形成する段階と、LPCVD工程を用いて前記多結晶シリコン層のパターン上の自然酸化膜を任意の温度で窒化させ、インサイチュウ状態に前記任意の温度と同一温度で前記窒化された自然酸化膜上に窒化膜を積層して全体窒化膜を形成する段階と、前記全体窒化膜上に酸化膜を積層する段階と、前記酸化膜上に上部電極のパターンを形成する段階と、を備えることを特徴とする。
請求項(抜粋):
シリコン基板上にキャパシタの下部電極用多結晶シリコン層のパターンを形成する段階と、LPCVD工程を用いて前記多結晶シリコン層のパターン上の自然酸化膜を任意の温度で窒化させ、インサイチューで前記任意の温度と同一温度で前記窒化された自然酸化膜上に窒化膜を積層する段階と、前記窒化膜上に酸化膜を積層する段階と、前記酸化膜上に上部電極のパターンを形成する段階と、を備えることを特徴とする半導体素子の製造方法。
IPC (5件):
H01L 27/108
, H01L 21/8242
, H01L 21/318
, H01L 27/04
, H01L 21/822
FI (4件):
H01L 21/318 M
, H01L 27/10 621 B
, H01L 27/04 C
, H01L 27/10 651
Fターム (29件):
5F038AC05
, 5F038AC09
, 5F038AC14
, 5F038AC18
, 5F038DF05
, 5F038EZ14
, 5F058BA11
, 5F058BD02
, 5F058BD04
, 5F058BD10
, 5F058BD15
, 5F058BF04
, 5F058BF30
, 5F058BF55
, 5F058BF64
, 5F058BJ01
, 5F083AD10
, 5F083AD42
, 5F083AD60
, 5F083GA25
, 5F083JA04
, 5F083JA39
, 5F083JA40
, 5F083JA56
, 5F083MA06
, 5F083MA17
, 5F083PR15
, 5F083PR21
, 5F083PR40
引用特許:
前のページに戻る