特許

J-GLOBAL ID：200903062282886589

SRAMセルにおける書込み動作のための方法および装置

発明者： ロバート・シー・ウォング
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-176831
公開番号（公開出願番号）：特開2003-022677
出願日： 2002年06月18日
公開日（公表日）： 2003年01月24日
要約：

【要約】【課題】 コンピュータ・メモリセルを、データ書込み動作に対して準備する方法を提供する。【解決手段】 メモリセル202は、一端がメモリセル内のプルアップ・デバイスに接続され、他端がメモリセル内のプルダウン・デバイスに接続されたセル電圧源を有する。メモリセルは、さらに、1対の相補ビットラインにメモリセルを選択的に結合する1対のアクセス・トランジスタをさらに有する。一実施形態では、この方法は、セル電圧源の電圧を、第1の電圧値から第2の電圧値に調整するステップを含む。この場合、第2の電圧値は、第1の電圧値より小さい。次に、メモリセルを1対の相補ビットラインBL,BRに結合して、データ書込み動作を容易にする。書込み動作に続いて、セル電圧源の電圧を、第2の電圧値から第1の電圧値に戻す。

請求項（抜粋）：

セル電圧源を有するコンピュータ・メモリセルであって、前記セル電圧源は、一端が前記メモリセル内のプルアップ・デバイスに接続され、他端が前記メモリセル内のプルダウン・デバイスに接続され、1対の相補ビットラインに前記メモリセルを選択的に結合する1対のアクセス・トランジスタをさらに有するメモリセルを、データ書込み動作に対して準備する方法であって、前記セル電圧源の電圧を、第1の電圧値から第2の電圧値に調整するステップと、前記メモリセルを前記1対の相補ビットラインに結合して、データ書込み動作を容易にするステップと、書込み動作に続いて、前記セル電圧源の電圧を、前記第2の電圧値から前記第1の電圧値に戻すステップとを含む方法。

IPC (2件)：

G11C 11/413 ,  G11C 11/41

FI (2件)：

G11C 11/34 335 A ,  G11C 11/34 M

Fターム (4件)：

5B015KA09 ,  5B015KA13 ,  5B015KB74 ,  5B015NN03

引用特許：

審査官引用 (3件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-194075   出願人：川崎製鉄株式会社
• スタティックRAM
  公報種別：公開公報   出願番号：特願平5-289209   出願人：富士通株式会社
• 特開昭58-211391