特許
J-GLOBAL ID：200903062455820660
半導体記憶装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-290236
公開番号（公開出願番号）：特開平11-086533
出願日： 1997年09月16日
公開日（公表日）： 1999年03月30日
要約：
【要約】【課題】コンピュータシステムのパーフォーマンス向上の目的で、特に、複数の処理装置からのアクセス要求を受けた場合の主記憶のパーフォーマンス低下を防止するのに最適な半導体集積回路装置を提供する。【解決手段】複数の行及び列からなるメモリセルで構成される主記憶部、複数の行及び列からなるメモリセルで構成される副記憶部を有し、主記憶部と副記憶部とを各々データ転送バス線を介して接続する双方向のデータ転送回路が設けられた半導体記憶装置において、データ転送バス線は主記憶部のメモリセル領域内では列方向のビット線と平行に配置され、列選択回路を介して前記ビット線と接続されており、また列選択回路を制御する信号配線はデータ転送バス線と直行するように配置される構成である半導体記憶装置。
請求項（抜粋）：
複数の行及び列からなるメモリセルで構成される主記憶部、複数の行及び列からなるメモリセルで構成される副記憶部を有し、前記主記憶部と前記副記憶部とを各々データ転送バス線を介して接続する双方向のデータ転送回路が設けられた半導体記憶装置において、前記データ転送バス線は前記主記憶部のメモリセル領域内では列方向のビット線と平行に配置され、列選択回路を介して前記ビット線と接続されていることを特徴とする半導体記憶装置。
IPC (4件)：
G11C 11/401
, G06F 12/08
, G06F 12/08 310
, G11C 11/41
G11C 11/34 371 Z
, G06F 12/08 B
, G06F 12/08 310 Z
, G11C 11/34 345
