特許
J-GLOBAL ID：200903062500820960
半導体記憶回路とその制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平10-121981
公開番号（公開出願番号）：特開平11-317083
出願日： 1998年05月01日
公開日（公表日）： 1999年11月16日
要約：
【要約】【課題】 ワード線が増加した場合のビット線負荷容量増加による非選択カラムセルへの誤書き込みを防止したSRAMを提供する。【解決手段】 ワード線WA1 に複数のメモリセルが接続され、カラム信号COAL0で選択されたビット線BA1 上のデータDAA1 を前記メモリセルC11に書き込むようにした半導体記憶回路において、書き込み時、非選択メモリセルC12を構成するインバータの基板k電位を選択セルC11とは異なる所定の電位に制御することで非選択メモリセルへの誤書き込みを防止することを特徴とする。
請求項（抜粋）：
ワード線に複数のメモリセルが接続され、カラム信号で選択されたビット線上のデータを前記メモリセルに書込むようにした半導体記憶回路において、書込み時、非選択メモリセルを構成するインバータの基板電位を選択セルとはことなる所定の電位に制御することで非選択メモリセルへの誤書込みを防止することを特徴とする半導体記憶回路。
引用特許：
前のページに戻る
