特許

J-GLOBAL ID：200903062514056120

半導体装置の製造方法、半導体装置、電子機器

発明者： 原 一巳
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 西 和哉 ,  志賀 正武 ,  青山 正和
公報種別：公開公報
出願番号（国際出願番号）：特願2003-414757
公開番号（公開出願番号）：特開2005-175263
出願日： 2003年12月12日
公開日（公表日）： 2005年06月30日
要約：

【課題】 半導体の3次元実装において、積層する半導体チップを基板に対して正確に位置合わせできる半導体装置の製造方法を提供する。【解決手段】 基板1に、貫通電極10aと同一の工程で形成され、かつ同一の構造からなるアライメントマーク20aを形成し、このアライメントマーク20aを使って積層する半導体チップ30,31,32,33と基板1との位置合わせを行う。【選択図】 図8

請求項（抜粋）：

基板に複数の半導体チップを積層する工程を有する半導体装置の製造方法であって、前記基板における前記半導体チップの実装領域に貫通電極を形成するとともに、前記基板における前記半導体チップの非実装領域に前記貫通電極と同一の構造であるアライメントマークを形成し、前記貫通電極と前記アライメントマークとは同一の工程で形成することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L25/065 ,  H01L21/3205 ,  H01L21/60 ,  H01L23/52 ,  H01L25/07 ,  H01L25/18

FI (5件)：

H01L25/08 Z ,  H01L21/60 311Q ,  H01L23/52 C ,  H01L21/88 J ,  H01L21/88 S

Fターム (12件)：

5F033JJ11 ,  5F033JJ23 ,  5F033JJ33 ,  5F033MM30 ,  5F033NN05 ,  5F033NN07 ,  5F033VV00 ,  5F044KK05 ,  5F044KK11 ,  5F044LL04 ,  5F044QQ09 ,  5F044RR03

引用特許：

出願人引用 (1件)

• 半導体装置及びその製造方法、回路基板並びに電子機器
  公報種別：公開公報   出願番号：特願2000-236811   出願人：セイコーエプソン株式会社

審査官引用 (3件)

• 基板の貫通電極形成方法および貫通電極を有する基板
  公報種別：公開公報   出願番号：特願2001-034528   出願人：株式会社フジクラ
• 特開昭61-185930
  
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2001-398383   出願人：株式会社東芝