特許

J-GLOBAL ID：200903062748745735

チップ型抵抗器

発明者： 遠山 英 ,  安保 典昭
出願人/特許権者： 釜屋電機株式会社
代理人 (1件)： 酒井 一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-311312
公開番号（公開出願番号）：特開2002-118001
出願日： 2000年10月11日
公開日（公表日）： 2002年04月19日
要約：

【要約】【課題】 抵抗器本体の長さ寸法と幅寸法とが等しくても、回路器基板上の電極ランドパターンに対する位置ずれを確実に検出可能にする。【解決手段】 二対の対向する表電極膜2を接続するように設けられた各一の抵抗体膜3と、これらの抵抗体膜3、これらの間および絶縁基板1の各側縁と各一の抵抗膜の各外側との間の絶縁基板1を覆う第1コート膜4と、第1コート膜4を覆う第2コート膜6A、6Bと、絶縁基板1の各側縁と第2コート膜6A、6Bの各外側縁との間、および各第2コート膜6A、6Bどうしの間隙を覆う第3コート膜7とを有し、絶縁基板1の側面に、裏電極膜と表電極膜2とを電気的に接続する端面電極膜8を設ける。

請求項（抜粋）：

絶縁基板の表面に設けられた表電極膜と、該表電極膜に対峙するように前記絶縁基板の表面に設けられた二対の表電極膜と、これらの各対の対向する表電極膜どうしを接続するように設けられた各一の抵抗体膜と、これらの抵抗体膜、これらの各抵抗体膜の間および前記絶縁基板の各側縁と各一の抵抗膜の各外側との間の絶縁基板を覆うように設けられた第1コート膜と、前記各抵抗体膜上に臨む第1コート膜を覆うように設けられた各一の第2コート膜と、前記絶縁基板の各側縁と第2コート膜の各外側縁との間、および前記各第2コート膜どうしの間隙を覆うように設けられた第3コート膜と、前記絶縁基板の側面に設けられて、前記裏電極膜と表電極膜とを電気的に接続する端面電極膜とを備えたことを特徴とするチップ型抵抗器。

IPC (4件)：

H01C 1/032 ,  H01C 1/148 ,  H01C 17/06 ,  H01C 17/242

FI (4件)：

H01C 1/032 ,  H01C 1/148 Z ,  H01C 17/06 G ,  H01C 17/24 L

Fターム (15件)：

5E028BA04 ,  5E028BB01 ,  5E028CA02 ,  5E028EA01 ,  5E028EB04 ,  5E028JC02 ,  5E028JC12 ,  5E032BA04 ,  5E032BB01 ,  5E032CA02 ,  5E032CC14 ,  5E032CC16 ,  5E032DA01 ,  5E032TA11 ,  5E032TB02

引用特許：

出願人引用 (2件)

• チップ部品
  公報種別：公開公報   出願番号：特願平4-128481   出願人：松下電器産業株式会社
• 多連チップ抵抗器
  公報種別：公開公報   出願番号：特願平9-165486   出願人：松下電器産業株式会社