特許
J-GLOBAL ID:200903083133687350

多連チップ抵抗器

発明者:
出願人/特許権者:
代理人 (1件): 滝本 智之 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-165486
公開番号(公開出願番号):特開平11-016701
出願日: 1997年06月23日
公開日(公表日): 1999年01月22日
要約:
【要約】【課題】 表裏面をテーピング機の表裏センサによって確実に判定でき、かつ、実装時の吸着エラーが発生しにくい多連チップ抵抗器を提供することを目的とする。【解決手段】 複数の抵抗層15間に設けられた黒色系の表裏判定用絶縁層16を設け、少なくとも抵抗層15と表裏判定用絶縁層16とを覆うように設けられた透過可能な保護層17を設けるものである。
請求項(抜粋):
絶縁基板の対向するように側部に設けられた複数の電極層と、前記複数の電極層と導通するように設けられた複数の抵抗層と、前記複数の抵抗層間に設けられた黒色系の表裏判定用絶縁層と、少なくとも前記抵抗層と表裏判定用絶縁層とを覆うように設けられた透過可能な保護層とからなる多連チップ抵抗器。
IPC (2件):
H01C 1/04 ,  H01C 13/02
FI (2件):
H01C 1/04 ,  H01C 13/02 B
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る