特許
J-GLOBAL ID：200903062754019906
半導体装置の製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
有我 軍一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-060185
公開番号（公開出願番号）：特開平8-264506
出願日： 1995年03月20日
公開日（公表日）： 1996年10月11日
要約：
【要約】【目的】 工程数を増加することなく、フォトリソグラフィー技術で決まる最小値よりも更に微細なコンタクトホールを容易に、かつ低コストで形成することができる。【構成】 半導体基板上に絶縁膜を形成する工程と、次いで、該絶縁膜上にエッチング制御膜を形成する工程と、次いで、該エッチング制御膜上にフォトレジストパターンを形成する工程と、次いで、該フォトレジストパターンをマスクとして、該エッチング制御膜及び該絶縁膜を連続的にエッチングして、該半導体基板表面が露出されたコンタクトホールを形成する工程とを含む。
請求項（抜粋）：
半導体基板上に絶縁膜を形成する工程と、次いで、該絶縁膜上にエッチング制御膜を形成する工程と、次いで、該エッチング制御膜上にフォトレジストパターンを形成する工程と、次いで、該フォトレジストパターンをマスクとして、該エッチング制御膜及び該絶縁膜を連続的にエッチングして、該半導体基板表面が露出されたコンタクトホールを形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/3065
, H01L 21/768
H01L 21/302 J
, H01L 21/90 C
出願人引用 (5件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
