特許
J-GLOBAL ID：200903062835048277

半導体記憶装置

発明者：
鎌谷 道徳

鎌谷 道徳 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-226585
公開番号（公開出願番号）：特開平8-297983
出願日： 1995年09月04日
公開日（公表日）： 1996年11月12日
要約：
【要約】 (修正有)【課題】 多値ROMの読み出し方式では、細かな閾値を検出するのに大きなA/D変換回路が必要であり、ビット線のレベルを検出して読み出す方式では、ビット線のレベルが完全に振れるまでの時間が必要。【解決手段】 ワード線にゲートが接続されたメモリトランジスタであって、複数の閾値の中から選択された閾値を有するメモリトランジスタと、ワード線にそれぞれのゲートが接続され、それぞれが互いに異なりかつその複数の閾値の中から選択された閾値を有する複数の比較用トランジスタを有するトランジスタ回路とを有し、メモリトランジスタ及び比較用トランジスタのゲート・ソース間を複数の電圧にそれぞれ駆動して、複数の電圧のそれぞれに駆動される毎に、メモリトランジスタに流れる電流とトランジスタ回路に流れる電流との差にもとづく論理レベル状態を保持し、当該保持された論理レベル状態にもとづきメモリトランジスタが記憶する多ビットのデータを出力する。
請求項（抜粋）：
少なくとも1つのワード線と、このワード線にゲートが接続された少なくとも1つのメモリトランジスタであって、複数の閾値の中から選択された閾値を有するメモリトランジスタと、前記ワード線にそれぞれのゲートが接続され、それぞれが互いに異なりかつ前記複数の閾値の中から選択された閾値を有する複数の比較用トランジスタを有するトランジスタ回路と、前記メモリトランジスタ及び前記比較用トランジスタのゲート・ソース間を複数の電圧にそれぞれ駆動する電圧駆動手段と、前記メモリトランジスタ及び前記比較用トランジスタに接続され、前記複数の電圧のそれぞれに駆動される毎に、前記メモリトランジスタに流れる電流と前記トランジスタ回路に流れる電流との差にもとづく論理レベル状態を保持し、当該保持された論理レベル状態にもとづき前記メモリトランジスタが記憶する多ビットのデータを出力するセンス回路とを有していることを特徴とする半導体記憶装置。
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM