特許
J-GLOBAL ID：200903062861607640

半導体記憶装置

発明者：
橋本 洋明

橋本 洋明 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-008522
公開番号（公開出願番号）：特開2000-215692
出願日： 1999年01月14日
公開日（公表日）： 2000年08月04日
要約：
【要約】【課題】 データ圧縮回路の必要な信号線数が少なく信号配線の形成のための面積が削減され、かつ、回路構成が簡易となりデータ圧縮回路形成の面積が削減され、全体的にチップ面積を縮小することが可能な半導体記憶装置を提供する。【解決手段】 データアンプDAP0はnチャンネルトランジスタTNA,pチャンネルトランジスタTPA,アンプ回路AMP,インバータMP,MNで構成されている。nチャンネルトランジスタTPAは、配線LT0を電圧Vsにプリチャージし、ソースが電圧Vsに、ドレインが配線LT0に接続されている。データアンプDAP0〜DAP15は、データ線GTI/O(T)と基準線GTI/O(N)との電位差の増幅結果を、配線LT0〜LT15へ各々データ信号RWBST0〜RWBST15として出力し、データアンプDAP1〜DAP15の各々のアンプAMPがデータ線GTI/O(T)と基準線GTI/O(N)との電位差の増幅結果により、pチャンネルトランジスタTNAのON/OFF制御を行い、配線LNのデータ信号RWBSNの制御を行う。
請求項（抜粋）：
メモリセルから読み出したデータの電圧値を増幅し、第一の出力データとして出力すると共に、この第一の出力データから生成された第二の出力データを出力する、出力端子毎に設けられたデータアンプと、前記出力端子毎の前記第一の出力データを圧縮し、この圧縮結果に基づきメモりセルからの読み出されたこの第一の出力データが正常か否かのテストを行うデータ圧縮回路と、前記データアンプから前記データ圧縮回路へ各々前記第一の出力データを出力する複数の第一の配線と、前記データアンプから前記データ圧縮回路へ前記第二の出力データをワイヤードオアで接続して出力する第二の配線とを具備することを特徴とする半導体記憶装置。
IPC (2件)：
G11C 29/00 671 ,  G11C 11/401
FI (2件)：
G11C 29/00 671 R ,  G11C 11/34 371 A
Fターム (12件)：
5B024AA04 ,  5B024AA07 ,  5B024BA29 ,  5B024CA07 ,  5B024CA16 ,  5B024CA22 ,  5B024EA02 ,  5B024EA04 ,  5L106AA01 ,  5L106DD04 ,  5L106DD06 ,  5L106DD08
引用特許：
出願人引用 (4件)
  • 特開平3-237698
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平8-136935   出願人：三菱電機株式会社
  • 特開平4-212799
全件表示
審査官引用 (4件)
  • 特開昭61-292300
  • 特開平3-237698
  • 特開平3-237698
全件表示

前のページに戻る

TOP

BOTTOM