特許
J-GLOBAL ID：200903062878357575

半導体装置

発明者：
中村 直文

中村 直文 について

, 
柴田 英毅

柴田 英毅 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-430970
公開番号（公開出願番号）：特開2004-235620
出願日： 2003年12月25日
公開日（公表日）： 2004年08月19日
要約：
【課題】多層配線の配線抵抗の上昇を抑えながらビアマイグレーションの信頼性の向上を図る。【解決手段】半導体装置は,少なくとも2層の配線層と、前記少なくとも2層の配線層間に形成され、前記少なくとも2層の配線層と同一のメタル配線材料から成るビアコンタクトとを具備し、前記ビアコンタクトのメタル配線材料には前記少なくとも2層の配線層のメタル配線材料に含まれていない添加物が含まれている。【選択図】 図6
請求項（抜粋）：
少なくとも2層の配線層と、 前記少なくとも2層の配線層間に形成され、前記少なくとも2層の配線層と同一のメタル配線材料から成るビアコンタクトとを具備し、 前記ビアコンタクトのメタル配線材料には前記少なくとも2層の配線層のメタル配線材料に含まれていない添加物が含まれていることを特徴とする半導体装置。
IPC (2件)：
H01L21/3205 ,  H01L21/768
FI (2件)：
H01L21/88 M ,  H01L21/90 A
Fターム (64件)：
5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH12 ,  5F033HH14 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ09 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ14 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK08 ,  5F033KK09 ,  5F033KK11 ,  5F033KK12 ,  5F033KK14 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033LL02 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP14 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ59 ,  5F033QQ62 ,  5F033QQ73 ,  5F033QQ79 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033SS04 ,  5F033TT02 ,  5F033XX01 ,  5F033XX02 ,  5F033XX03 ,  5F033XX05 ,  5F033XX20 ,  5F033XX24 ,  5F033XX28
引用特許：
出願人引用 (3件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM