特許
J-GLOBAL ID：200903062955669453

キャッシュメモリを備えた装置、欠陥キャッシュエントリの選択禁止方法、及びキャッシュ置換管理装置

発明者：
高瀬 覚

高瀬 覚 について

, 
黒澤 泰彦

黒澤 泰彦 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-186967
公開番号（公開出願番号）：特開2007-018514
出願日： 2006年07月06日
公開日（公表日）： 2007年01月25日
要約：
【課題】 欠陥を有するメモリセルの数が増加しても、キャッシュメモリを適切に動作させることが可能なキャッシュメモリを有する装置を提供する。【解決手段】 nウェイのセットアソシエイティブキャッシュとして組織化されたキャッシュエントリ230と、これらキャッシュエントリのうち、データを置換するための1つの第1のキャッシュエントリを選択する置換管理装置290と、を具備し、置換管理装置290は、欠陥を有するキャッシュエントリを識別し、前記第1のキャッシュエントリとして前記欠陥を有するキャッシュエントリの選択を禁止する。【選択図】 図2
請求項（抜粋）：
nウェイのセットアソシエイティブキャッシュとして組織化されている複数のキャッシュエントリと、 前記キャッシュエントリのうち、データを置換するための、1つの第1のキャッシュエントリを選択するように構成されている置換管理装置と、を具備し、 前記置換管理装置は、欠陥を有するキャッシュエントリを識別し、前記第1のキャッシュエントリとして前記欠陥を有するキャッシュエントリの選択を禁止するように構成されていることを特徴とするキャッシュメモリを有する装置。
IPC (2件)：
G06F 12/08 ,  G06F 12/12
FI (4件)：
G06F12/08 541B ,  G06F12/08 507E ,  G06F12/12 541 ,  G06F12/08 507G
Fターム (8件)：
5B005JJ01 ,  5B005JJ22 ,  5B005MM01 ,  5B005QQ00 ,  5B005TT02 ,  5B005VV13 ,  5B005WW02 ,  5B005WW14
引用特許：
出願人引用 (1件)
  • 米国特許第6,418,515号明細書
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM