特許
J-GLOBAL ID：200903062972260402
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
大西 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-068961
公開番号（公開出願番号）：特開平11-274201
出願日： 1998年03月18日
公開日（公表日）： 1999年10月08日
要約：
【要約】【課題】 下地金属層のサイドエッチングを防止する。【解決手段】 半導体基板1上に酸化膜2、アルミ電極パッド3、表面保護膜4を形成した後、アルミ電極パッド3上にスルーホールを形成する。全面に下地金属層5を形成した後、全面に感光性樹脂膜6を被着し、露光、現像してバンプ電極形成用パターンを形成する。この感光性樹脂膜における下地金属層5との界面において広がり部を形成し、その後、露出している下地金属層5の表面をエッチングする。下地金属層5を電極としてスルーホール内にメッキ層を形成する。感光性樹脂膜エッチング溶剤によりパターンを除去し、バンプ電極をマスクとして下地金属層をエッチング除去する。
請求項（抜粋）：
第1の絶縁層を有する半導体基板の前記第1の絶縁層上に電極パッドを形成する工程と、前記電極パッドを含む前記絶縁層上に導電層を形成する工程と、前記パッドに対応する位置に開孔部を有するとともに、導電層との界面において広がり部を有する第2の絶縁層を前記導電層上に形成する工程と、前記開孔部に露出している前記導電層の表面をエッチングする工程と、前記導電層を電極として前記開孔部内にメッキ層を形成する工程と、前記第2の絶縁層を除去する工程と、前記メッキ層をマスクとして前記導電層を除去する工程と、を有することを特徴とする半導体装置の製造方法。
FI (2件)：
H01L 21/92 604 Q
, H01L 21/92 604 B
