特許

J-GLOBAL ID：200903062979636432

半導体装置の製造方法

発明者： 水島 一郎 ,  佐藤 力
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-182428
公開番号（公開出願番号）：特開2000-021781
出願日： 1998年06月29日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】第1の多結晶シリコン膜とその上の第2の多結晶シリコン膜との間の接触抵抗を低くすること。【解決手段】シリコン基板1上に第1の多結晶シリコン膜3を形成し、次に第1の多結晶シリコン膜3上にシリコン酸化膜4を形成し、次にシリコン酸化膜4の一部を除去して第1の多結晶シリコン膜3の表面を露出させ、次に温度をT(°C)、圧力をP(Torr)とした場合に、600<T<1100および(T-900)/100<logP<(T-500)/100の不等式を同時に満たす条件に設定された水素雰囲気中での熱処理により、第1の多結晶シリコン膜3の表面の自然酸化膜を除去し、次にこの自然酸化膜を除去する工程と真空連続的に、第1の多結晶シリコン膜3と接触する第2の多結晶シリコン膜5を形成する。

請求項（抜粋）：

シリコン基板上に多結晶シリコン膜を形成する工程と、所定の条件に設定された水素を主成分とする雰囲気中での熱処理により、前記多結晶シリコン膜の表面の酸化膜を除去する工程と、この酸化膜を除去する工程と真空連続的に、前記多結晶シリコン膜上に絶縁膜または導電膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/205 ,  H01L 21/20 ,  H01L 21/31

FI (3件)：

H01L 21/205 ,  H01L 21/20 ,  H01L 21/31 B

Fターム (21件)：

5F045AA06 ,  5F045AB03 ,  5F045AB32 ,  5F045AC01 ,  5F045AD09 ,  5F045AD10 ,  5F045AE25 ,  5F045AF03 ,  5F045BB16 ,  5F045DA66 ,  5F045EB15 ,  5F045HA16 ,  5F052AA11 ,  5F052CA02 ,  5F052CA09 ,  5F052DA01 ,  5F052DA02 ,  5F052DB02 ,  5F052EA15 ,  5F052GC03 ,  5F052HA08

引用特許：

審査官引用 (3件)

• 薄膜堆積方法
  公報種別：公開公報   出願番号：特願平7-176491   出願人：ソニー株式会社
• 薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願平5-266635   出願人：シャープ株式会社
• 薄膜堆積方法
  公報種別：公開公報   出願番号：特願平8-341717   出願人：ソニー株式会社