半導体素子の製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：藤巻正憲
公報種別：公開公報
出願番号（国際出願番号）：特願2004-307673
公開番号（公開出願番号）：特開2006-120885
出願日： 2004年10月22日
公開日（公表日）： 2006年05月11日
要約：

【課題】製造工程を簡素化することできると共に、工程数を増加させずに特性を向上させることができる半導体素子の製造方法を提供する。【解決手段】絶縁性ダイヤモンド基板1上にギャップ層2を形成し、その両側に導電性ダイヤモンド層3a及び3bを形成する。その後、ギャップ層2を溶解除去し、基板1並びに導電性ダイヤモンド層3a及び3bの一部を覆うように高抵抗ダイヤモンド層4を形成する。次に、高抵抗ダイヤモンド層4上にゲート絶縁膜5を形成し、ゲート電極形成予定領域とソース電極形成予定領域との間及びゲート電極形成予定領域とドレイン電極形成予定領域との間に保護膜6a及び6bを形成する。そして、これらを覆うように金属電極層7を形成した後、この金属電極層7におけるソース電極8、ドレイン電極9及びゲート電極10となる部分以外の部分を収束イオンビームにより除去する。【選択図】図1

請求項（抜粋）：

絶縁性ダイヤモンド基板上にその幅がソース領域及びドレイン領域間の距離と等しいギャップ層を形成する工程と、前記ギャップ層の両側にソース領域及びドレイン領域となる第1及び第2の導電性ダイヤモンド層を形成する工程と、前記ギャップ層を除去する工程と、前記基板上の前記第1及び第2の導電性ダイヤモンド層間の領域上に前記第1及び第2の導電性ダイヤモンド層に接触するように、前記第1及び第2の導電性ダイヤモンド層よりも電気抵抗が高くチャネル層となる高抵抗ダイヤモンド層を選択的に形成する工程と、前記高抵抗ダイヤモンド層上にゲート絶縁膜を選択的に形成する工程と、ゲート電極形成予定領域とソース電極形成予定領域との間及びゲート電極形成予定領域とドレイン電極形成予定領域との間に保護膜を形成する工程と、金属層を形成する工程と、前記金属層におけるソース電極形成予定領域、ドレイン電極形成予定領域及びゲート電極形成予定領域以外の部分を収束イオンビームにより除去する工程と、を有することを特徴とする半導体素子の製造方法。

IPC (3件)：

H01L 29/786 , H01L 21/28 , H01L 21/336

FI (6件)：

H01L29/78 618B , H01L21/28 301B , H01L29/78 618A , H01L29/78 616V , H01L29/78 616K , H01L29/78 627C

Fターム (51件)：

4M104AA10 , 4M104BB02 , 4M104BB06 , 4M104BB09 , 4M104BB14 , 4M104BB18 , 4M104CC01 , 4M104CC05 , 4M104DD61 , 4M104DD75 , 4M104DD94 , 4M104EE03 , 4M104EE14 , 4M104EE16 , 4M104EE17 , 4M104GG02 , 4M104GG04 , 4M104GG08 , 4M104GG09 , 4M104HH20 , 5F110AA01 , 5F110AA07 , 5F110AA16 , 5F110CC05 , 5F110DD01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110GG01 , 5F110GG22 , 5F110GG25 , 5F110GG28 , 5F110GG32 , 5F110GG45 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK08 , 5F110HK21 , 5F110HK25 , 5F110HK27 , 5F110HK35 , 5F110NN04 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110QQ04 , 5F110QQ08

引用特許：

出願人引用 (4件)

特開平1-158774号公報
特開平3-263872号公報
ダイヤモンド電界効果トランジスタ
公報種別：公開公報出願番号：特願平5-018788 出願人：株式会社神戸製鋼所

全件表示

前のページに戻る