特許
J-GLOBAL ID：200903063028292268

半導体集積回路装置、半導体集積回路装置の設計方法、及び、記録媒体

発明者：
小川 和樹

小川 和樹 について

, 
伊藤 栄作

伊藤 栄作 について

, 
石田 喜幸

石田 喜幸 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について

, 
富士通ヴィエルエスアイ株式会社

富士通ヴィエルエスアイ株式会社 について


代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平10-335616
公開番号（公開出願番号）：特開2000-164811
出願日： 1998年11月26日
公開日（公表日）： 2000年06月16日
要約：
【要約】【課題】試験時間を短縮するとともに、高集積化を図ることができる半導体集積回路装置を提供する。【解決手段】半導体集積回路装置51に備えられる複数のメモリは、少なくともトリミング回路21,25を含む1つの制御マクロ55と、前記制御マクロ55と協働してメモリの機能を提供する複数のメモリユニット52〜54とから構成される。
請求項（抜粋）：
電源ドライバ回路が生成する動作電源を所定範囲とするように施されるトリミング回路のトリミング処理に基づいて前記電源ドライバ回路に基準となる信号を出力する調整回路を有する複数のメモリを備えた半導体集積回路装置であって、前記複数のメモリを、少なくとも前記トリミング回路を含む1つの制御マクロと、前記制御マクロと協働して前記メモリの機能を提供する複数のメモリユニットとから構成したことを特徴とする半導体集積回路装置。
IPC (5件)：
H01L 27/04 ,  H01L 21/822 ,  G11C 29/00 675 ,  H01L 21/82 ,  H01L 27/10 461
FI (4件)：
H01L 27/04 U ,  G11C 29/00 675 L ,  H01L 27/10 461 ,  H01L 21/82 F
Fターム (30件)：
5F038AV02 ,  5F038AV15 ,  5F038AV18 ,  5F038BB02 ,  5F038BB05 ,  5F038BB07 ,  5F038BG03 ,  5F038BG09 ,  5F038CA17 ,  5F038CD02 ,  5F038DF05 ,  5F038DF07 ,  5F038DF11 ,  5F038DF14 ,  5F038DT12 ,  5F038EZ09 ,  5F038EZ20 ,  5F064AA01 ,  5F064BB01 ,  5F064BB12 ,  5F064BB31 ,  5F064DD02 ,  5F064DD36 ,  5F064DD46 ,  5F064FF08 ,  5F064FF27 ,  5F083HA04 ,  5F083ZA12 ,  5L106EE08 ,  5L106GG01
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM