特許
J-GLOBAL ID：200903063334441234
スイッチングレギュレータ回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-093998
公開番号（公開出願番号）：特開2002-291239
出願日： 2001年03月28日
公開日（公表日）： 2002年10月04日
要約：
【要約】 (修正有)【課題】 従来のプッシュプル型スイッチングレギュレータ回路は、偏磁現象が生じ、主スイッチの破壊を防止することが困難であった。【解決手段】 直流電源10と共通出力回路COUTの相互間に第1、第2のスイッチ回路SW1、SW2が接続されている。第1、第2のスイッチ回路SW1、SW2は、トランス11a、11bを有している。主スイッチ14a、14bはトランス11a、11bの一次側インダクタンス12a、12bに直列接続されている。リセット回路RS1、RS2はトランス11a、11bの一次側インダクタンス12a、12bに並列接続されている。主スイッチ14a、14bは交互にオンし、且つ同時にオンしないように制御される。リセット回路RS1、RS2は主スイッチ14a、14bのオフ期間にトランス11a、11bをリセットする。
請求項（抜粋）：
直流電源と出力回路との相互間に並列接続されたn個(nは2以上の整数)のスイッチ回路と、前記出力回路の出力電圧に応じて、各スイッチ回路を制御する制御部とを有し、前記各スイッチ回路は、一端が前記直流電源の一端に接続された一次側インダクタンス、及び一端が整流用ダイオードを介して前記出力回路に接続された二次側インダクタンスとを有するトランスと、前記一次側インダクタンスの他端に直列接続された主スイッチと、前記一次側インダクタンスに並列接続され、前記主スイッチのオフ期間に前記トランスをリセットするリセット回路とを有し、前記制御部は、n個の前記スイッチ回路の各主スイッチが同時にオンとならず、T/n(Tはスイッチング周期)ずつシフトして順次オンさせることを特徴とするスイッチングレギュレータ回路。
IPC (2件)：
FI (4件)：
H02M 3/28 D
, H02M 3/28 H
, H02M 3/28 W
, H02M 3/335 B
5H730AA19
, 5H730AS01
, 5H730BB23
, 5H730BB57
, 5H730BB82
, 5H730DD04
, 5H730DD42
, 5H730EE02
, 5H730EE08
, 5H730EE10
, 5H730EE59
, 5H730FD01
, 5H730FG10
