半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：山田稔
公報種別：公開公報
出願番号（国際出願番号）：特願平5-048435
公開番号（公開出願番号）：特開平6-053795
出願日： 1993年03月10日
公開日（公表日）： 1994年02月25日
要約：

【要約】【目的】過電流による素子破壊を防止するための電流制限回路を有する半導体装置において、制限動作時に発生する電流値の振動を防止し、安定的に電流を制限することが可能な半導体装置を実現する。【構成】スイッチング素子であるIGBT10のセンス用エミッタ14の下流に接続されたセンス用抵抗21の降下電圧で駆動されるMOSFET30によりバイパス制御されるゲート電圧を、IGBT10のゲート電極13の直前に挿入された緩和抵抗41を介してIGBT10に印加する。そして、IGBT10の応答速度を低下させることにより、センス用抵抗21における電圧の急増を防止し、安定的に電流を制限することができる。

請求項（抜粋）：

ゲート電極に印加されるゲート電圧により制御可能な主絶縁ゲート型スイッチング素子及びこれに並列に接続された電流検出用絶縁ゲート型スイッチング素子と、この電流検出用絶縁ゲート型スイッチング素子を流れる電流を検出する検出抵抗手段と、この検出抵抗手段における降下電圧により前記ゲート電圧を制御可能なゲート制御用素子とを有する半導体装置において、前記ゲート制御用素子の動作に基づく前記ゲート電圧の変化速度を緩和するゲート制御緩和手段を有することを特徴とする半導体装置。

IPC (4件)：

H03K 17/08 , H01L 27/04 , H01L 21/336 , H01L 29/784

引用特許：

審査官引用 (6件)

特開平2-266712
特開平1-295520
特開平3-040517

全件表示

前のページに戻る