特許

J-GLOBAL ID：200903063400219700

半導体装置の製造方法

発明者： 小柳 賢一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-169778
公開番号（公開出願番号）：特開2000-012539
出願日： 1998年06月17日
公開日（公表日）： 2000年01月14日
要約：

【要約】【課題】 層間絶縁膜としてのフッ素含有シリコン酸化膜に配線用溝を形成し、その溝にTiなどのバリア・メタルを介して配線層を形成するときに、前記層間絶縁膜と、バリア・メタルまたは配線層との密着性が損なわれることのない、半導体装置の製造方法を提供する。【解決手段】 基板101上にSiOF膜102を形成するステップと、前記SiOF膜に配線形成用の開口部を形成するステップと、前記SiOF膜に形成された前記開口部の表面から該SiOF膜に含まれるフッ素を除去するステップと、前記フッ素が除去された前記開口部の表面に酸素プラズマ処理を行うステップと、前記開口部に配線用の金属104,105を設けるステップとを備えている。

請求項（抜粋）：

基板上にSiOF膜を形成するステップと、前記SiOF膜に配線形成用の開口部を形成するステップと、前記SiOF膜に形成された前記開口部の表面から該SiOF膜に含まれるフッ素を除去するステップと、前記フッ素が除去された前記開口部の表面に酸素プラズマ処理を行うステップと、前記開口部に配線用の金属を設けるステップとを備えた半導体装置の製造方法。

IPC (2件)：

H01L 21/3205 ,  H01L 21/316

FI (2件)：

H01L 21/88 K ,  H01L 21/316 P

Fターム (31件)：

5F033AA04 ,  5F033AA09 ,  5F033AA12 ,  5F033AA29 ,  5F033AA64 ,  5F033BA15 ,  5F033BA17 ,  5F033BA37 ,  5F033DA07 ,  5F033DA36 ,  5F033DA38 ,  5F033EA01 ,  5F033EA03 ,  5F033EA11 ,  5F033EA25 ,  5F033EA26 ,  5F033EA33 ,  5F058BA10 ,  5F058BA20 ,  5F058BD01 ,  5F058BD04 ,  5F058BD06 ,  5F058BF07 ,  5F058BF23 ,  5F058BF24 ,  5F058BF34 ,  5F058BF73 ,  5F058BH16 ,  5F058BJ02 ,  5F058BJ05 ,  5F058BJ06

引用特許：

審査官引用 (3件)

• フッ素による金属劣化に対する耐性を改善する方法および集積回路構造
  公報種別：公開公報   出願番号：特願平9-293792   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• 半導体装置及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-252541   出願人：ソニー株式会社
• 絶縁膜の形成方法
  公報種別：公開公報   出願番号：特願平8-082586   出願人：ソニー株式会社