特許

J-GLOBAL ID：200903063400734825

半導体装置

発明者： 野村 佳伸 ,  水野 佳之
出願人/特許権者： 三洋電機株式会社 ,  三洋半導体株式会社
代理人 (1件)： 須藤 克彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-199133
公開番号（公開出願番号）：特開2009-038100
出願日： 2007年07月31日
公開日（公表日）： 2009年02月19日
要約：

【課題】抵抗素子を備える半導体装置の面積を従来に比して小さくすることが可能な技術を提供することを主たる目的とする。【解決手段】P型の半導体基板1の表面にN型のエピタキシャル層2a,2bが形成されている。また、エピタキシャル層2aとエピタキシャル層2bを電気的に分離するためのP+分離層3が形成されている。P+分離層3は、エピタキシャル層2a及びポリシリコン抵抗層5の一部を取り囲むようにして環状に形成されている。エピタキシャル層2a,2b上には絶縁膜4が形成され、当該絶縁膜4を介してポリシリコン抵抗層5が形成されている。また、絶縁膜4上には、ポリシリコン抵抗層5を被覆して絶縁膜6が形成されている。当該絶縁膜6には、ポリシリコン抵抗層5に至るコンタクトホール7a,7bが形成されている。各コンタクトホール7a,7b内には配線層8a,8bが形成されている。【選択図】図1

請求項（抜粋）：

第1導電型の第1の半導体層と、 前記第1の半導体層上に形成された第1の絶縁膜と、 前記第1の絶縁膜上に形成された抵抗層と、 前記第1の半導体層を環状に囲む第2導電型の分離層とを備え、 前記分離層は、前記抵抗層の長手方向の途中から一方の端部までを囲むようにして形成されていることを特徴とする半導体装置。

IPC (4件)：

H01L 21/822 ,  H01L 27/04 ,  H01L 21/823 ,  H01L 27/06

FI (5件)：

H01L27/04 A ,  H01L27/04 P ,  H01L27/06 102A ,  H01L27/06 311A ,  H01L27/06 311C

Fターム (24件)：

5F038AC03 ,  5F038AC05 ,  5F038AC12 ,  5F038AC15 ,  5F038AR09 ,  5F038AR13 ,  5F038AR27 ,  5F038BH02 ,  5F038BH03 ,  5F038BH07 ,  5F038BH09 ,  5F038BH13 ,  5F038CA05 ,  5F038EZ14 ,  5F038EZ20 ,  5F048AA01 ,  5F048BA07 ,  5F048BF02 ,  5F048BG03 ,  5F048BH02 ,  5F048CC02 ,  5F048CC09 ,  5F048CC15 ,  5F048CC16

引用特許：

出願人引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2002-088330   出願人：三洋電機株式会社

審査官引用 (3件)

• 特開昭54-108588
  
• 入力保護回路
  公報種別：公開公報   出願番号：特願平5-146290   出願人：三洋電機株式会社
• 特開昭54-108588