特許

J-GLOBAL ID：200903063597017712

半導体発光素子用エピタキシャルウェハの製造方法

発明者： 新井 優洋 ,  今野 泰一郎
出願人/特許権者： 日立電線株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2004-039196
公開番号（公開出願番号）：特開2005-235802
出願日： 2004年02月17日
公開日（公表日）： 2005年09月02日
要約：

【課題】ITO膜を透明導電膜(電流拡散層)に用い、且つフォトレジストからなる電流ブロック層を備えた電流狭窄型の発光ダイオードの製造に関し、ITO膜の剥離現象をなくして、製造歩留りの非常に高い、高輝度、且つ安価な半導体発光素子用エピタキシャルウェハの製造方法を提供すること。【解決手段】基板1上に、少なくとも活性層5をn型クラッド層4、p型クラッド層6で挟んだ発光部と、高濃度に導電型決定不純物を含有したオーミックコンタクト層7と、レジスト膜からなる電流ブロック層11と、ITO膜からなる透明導電膜8を順次形成する半導体発光素子用エピタキシャルウェハの製造方法において、前記透明導電膜8を形成する前に、前記電流ブロック層11を熱処理して膨らみを抑える。【選択図】 図1

請求項（抜粋）：

基板の上に、少なくとも活性層をn型クラッド層とp型クラッド層で挟んだ発光部と、導電型決定不純物を含有したオーミックコンタクト層と、フォトレジスト膜からなる電流ブロック層と、ITO膜からなる透明導電膜を順次形成する半導体発光素子用エピタキシャルウェハの製造方法において、 前記透明導電膜を形成する前に、前記電流ブロック層を熱処理して膨らみを抑えることを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。

IPC (1件)：

H01L33/00

FI (1件)：

H01L33/00 E

Fターム (12件)：

5F041AA04 ,  5F041AA41 ,  5F041CA04 ,  5F041CA34 ,  5F041CA35 ,  5F041CA46 ,  5F041CA65 ,  5F041CA73 ,  5F041CA85 ,  5F041CA88 ,  5F041CA92 ,  5F041CB04

引用特許：

出願人引用 (2件)

• 半導体発光装置
  公報種別：公開公報   出願番号：特願2001-245553   出願人：株式会社東芝
• 半導体発光素子及び半導体発光素子の製造方法
  公報種別：公開公報   出願番号：特願平11-263695   出願人：株式会社東芝