基準電圧発生回路及びボルテージレギュレータ並びにボルテージディテクタ

発明者：
出願人/特許権者：
代理人 (1件)：瀧野秀雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-335612
公開番号（公開出願番号）：特開平11-135732
出願日： 1997年12月05日
公開日（公表日）： 1999年05月21日
要約：

【要約】【課題】高いノイズ耐性を有する基準電圧を得ることができる。【解決手段】サブストレート領域40が第2電圧V2 に接続されウェル領域11が第1電位V1 に接続されゲート領域13とソース領域14とが基準電圧出力ノードAに接続されドレイン領域12が第2ディプレッション型Tr3のソース領域に接続された第1ディプレッション型Tr1と、サブストレート領域40が第2電位V2 に接続されウェル領域21が第1電位V1 に接続され第1ディプレッション型Tr1に直列に接続されゲート領域23とドレイン領域22とが基準電圧出力ノードAに接続されソース領域24が第1電位V1 に接続されたエンハンスメント型Tr2とサブストレート領域40が第2電位V2 に接続されウェル領域が第1電位V1 に接続されゲート領域とソース領域とが共通接続されドレイン領域12が第2電位V2 に接続された第2ディプレッション型Tr3を有する。

請求項（抜粋）：

第2導伝型サブストレート領域と第1導伝型ウェル領域とに逆バイアスが印加されるように第1電位と第2電位とが設定され当該第2導伝型サブストレート領域が前記第2電位に接続され当該第1導伝型ウェル領域が前記第1電位に接続されゲート領域とソース領域とが基準電圧出力ノードに接続されドレイン領域が前記第2電位に接続された第2導伝型の第1ディプレッション型MOSトランジスタと、第2導伝型サブストレート領域と第1導伝型ウェル領域とに逆バイアスが印加されるように第1電位と第2電位とが設定され当該第2導伝型サブストレート領域が前記第2電位に接続され当該第1導伝型ウェル領域が前記第1電位に接続され前記基準電圧出力ノードを共通にして前記第2導伝型の第1ディプレッション型MOSトランジスタに直列に接続されゲート領域とドレイン領域とが当該基準電圧出力ノードに接続されソース領域が前記第1電位に接続された第2導伝型のエンハンスメント型MOSトランジスタとを有し、前記基準電圧出力ノードの電位を基準電圧として出力する回路構成を有することを特徴とする基準電圧発生回路。

IPC (4件)：

H01L 27/04 , H01L 21/822 , G01R 19/165 , G05F 3/24

FI (3件)：

H01L 27/04 B , G01R 19/165 J , G05F 3/24 B

引用特許：

審査官引用 (10件)

温度検出装置
公報種別：公開公報出願番号：特願平7-273132 出願人：セイコー電子工業株式会社
特開昭63-104117
特開昭63-104117

全件表示

前のページに戻る