特許
J-GLOBAL ID：200903063644334063
半導体記憶装置、半導体記憶装置のレイアウト方法、半導体記憶装置の動作方法および半導体記憶装置の回路配置パターン
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-206206
公開番号（公開出願番号）：特開平10-050958
出願日： 1996年08月05日
公開日（公表日）： 1998年02月20日
要約：
【要約】【課題】 機能の高度化、および記憶容量の大規模化に適した半導体記憶装置を提供すること。【解決手段】 3×3の9個の等しい面積の領域B1〜B9に分割された半導体チップ1と、9個の領域のうち、少なくとも中央の1つの領域B9に配置されたメイン制御ブロック10と、メイン制御ブロック10により制御され、9個の領域のうち、周縁の8つの領域B1〜B8各々に配置された、メモリセルアレイ、データ入出力回路およびメモリ制御回路とを含むメモリブロック20とを具備する。
請求項（抜粋）：
外部端子として、アドレス信号端子、クロック信号端子、コマンド信号端子および電源端子を有し、前記アドレス信号端子に供給される外部アドレス信号を受け、内部アドレス信号を生成するアドレス信号生成部と、前記コマンド信号端子に供給される外部コマンド信号を受け、内部コマンド信号を生成するコマンド信号生成部と、前記クロック信号端子に供給される外部クロック信号を受け、内部クロック信号を生成するクロック信号生成部と、前記電源端子に供給される外部電源電位を受け、内部電源電位を生成する内部電源生成部とを含むメイン制御ブロックと、外部端子として、データ入出力端子およびデータ入出力用電源端子を有し、データを格納するための複数のメモリセルと、前記内部コマンド信号に応じて、前記内部クロック信号と同期してデータを前記データ入出力端子に入出力し、前記データ入出力用電源端子に供給されるデータ入出力用電源により動作されるデータ入出力部と、前記内部コマンド信号および前記内部アドレス信号に応じて、前記内部クロック信号と同期して前記複数のメモリセルのなかから、特定のメモリセルにデータを書き込みおよび特定のメモリセルからデータを読み出し、前記内部電源電位により動作されるメモリ制御部とを含む少なくとも1つ以上のメモリブロックとを具備することを特徴とする半導体記憶装置。
IPC (3件)：
H01L 27/108
, H01L 21/8242
, G11C 11/401
H01L 27/10 681 E
, G11C 11/34 371 K
