特許

J-GLOBAL ID：200903063802701320

半導体素子

発明者： 成田 薫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平7-193339
公開番号（公開出願番号）：特開平9-045862
出願日： 1995年07月28日
公開日（公表日）： 1997年02月14日
要約：

【要約】【課題】 負の静電パルスの印加により、発生する静電破壊から半導体集積回路。を保護する。【解決手段】 P型半導体基板1にNウェル2と、Nウェル2内に形成され入出力端子10に接続されたP型拡散層3とNウェルに接するようにして形成されたN型拡散層4と、これに対向して設けられたP型拡散層6と、共通配線に接続されたN型拡散層5と、入出力端子10とN型拡散層4とを接続する抵抗11と、共通配線とP型拡散層6とを接続する抵抗12とを有している。

請求項（抜粋）：

サイリスタとダイオードとを内部回路側端子と共通配線との間に有し、内部回路の静電破壊を防止する半導体素子であって、サイリスタとダイオードとは、半導体基板中に形成されたものであり、サイリスタは、導電型の異なるバイポーラトランジスタの組と、半導体基板に外付けされた基板抵抗値より小さく、サイリスタ動作の特性を決定する調整用抵抗とを有し、正の静電パルス印加時に順方向に電流を流すものであり、ダイオードは、PN接合を接近させて前記半導体基板中での寄生抵抗値を小さくしたものであって、負の静電パルス印加時に低インピーダンスのパスを形成するものであることを特徴とする半導体素子。

IPC (7件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 23/60 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 21/8238 ,  H01L 27/092

FI (4件)：

H01L 27/04 H ,  H01L 23/56 B ,  H01L 27/08 102 F ,  H01L 27/08 321 H

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平5-188802   出願人：日本電気株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平4-099299   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 特開昭59-061169
  
• 特開昭62-263670