特許
J-GLOBAL ID：200903063849376982
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-314102
公開番号（公開出願番号）：特開平9-153610
出願日： 1995年12月01日
公開日（公表日）： 1997年06月10日
要約：
【要約】【課題】 垂直方向および水平方向の高集積化を図ることのできる半導体装置の構造とその製造方法を得る。【解決手段】 MISFETのn- およびn+ ソース・ドレイン領域12、16に接続されるとともに、ビット線の一部としての機能も有するソース・ドレイン電極18と、ワード線としての第1の配線20が接続されたゲート電極11とを備える。各電極11、18は、側壁絶縁膜15、シリコン酸化膜2、19またはシリコン窒化膜3によって絶縁され、埋め込まれている。ワード線とビット線とは同一平面上にて交差しないので、垂直方向の段差を軽減することができる。
請求項（抜粋）：
半導体基板と、前記半導体基板上に形成された第1〜第3の電極と、前記第1〜第3の電極の少なくとも2つの電極の上面に接続された第1および第2の配線層と、前記第1〜第3の電極を互いに絶縁し、埋めるように形成された絶縁膜とを備えた半導体装置であって、前記第1および第2の配線層のうち、1つの配線層が前記第1〜第3の電極近傍にて、他の1つの配線層と交差し、前記第1〜第3の電極のうち、1つの電極の上面の位置が他の電極の上面の位置と異なる、半導体装置。
IPC (4件)：
H01L 29/78
, H01L 21/336
, H01L 27/108
, H01L 21/8242
H01L 29/78 301 Y
, H01L 27/10 671 Z
, H01L 29/78 301 G
, H01L 29/78 301 L
