記憶装置とその製造方法および使用方法、半導体装置とその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2002-242653
公開番号（公開出願番号）：特開2004-006579
出願日： 2002年08月22日
公開日（公表日）： 2004年01月08日
要約：

【課題】高精度のアライメントを必要とせずに製造することができる記憶装置とその製造方法、そのように製造した記憶装置の使用方法を提供する。【解決手段】基板Subに第1の最小加工寸法で形成された周辺回路部(第1半導体部)が形成され、その上層に、第1の最小加工寸法よりも小さい第2の最小加工寸法で形成されたメモリ部(第2半導体部)とが積層した構造であり、メモリ部(第2半導体部)は第2の最小加工寸法よりも大きなアライメント精度で周辺回路部(第1半導体部)に対して積層されている構成とする。あるいは、メモリ部においてワード線WLとビット線BLが交差する領域に2端子デバイスからなるメモリセルが形成され、ワード線およびビット線と周辺回路部を接続するコンタクト部はそれぞれワード線とビット線の延伸する方向に2列以上に配置された構成である。【選択図】図1

請求項（抜粋）：

第1の最小加工寸法で形成された周辺回路部と、前記周辺回路部の上層に積層され、前記第1の最小加工寸法よりも小さい第2の最小加工寸法で形成された複数のメモリセルを有するメモリ部と、前記周辺回路部と前記メモリ部を接続するコンタクト部とを有し、前記メモリ部は、前記第2の最小加工寸法よりも大きなアライメント精度で前記周辺回路部に対して積層されている記憶装置。

IPC (3件)：

H01L27/10 , H01L27/00 , H01L27/105

FI (5件)：

H01L27/10 481 , H01L27/10 431 , H01L27/10 451 , H01L27/00 301C , H01L27/10 447

Fターム (27件)：

5F083CR12 , 5F083CR14 , 5F083CR15 , 5F083EP02 , 5F083EP18 , 5F083FR01 , 5F083FZ10 , 5F083GA10 , 5F083JA22 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083JA42 , 5F083KA01 , 5F083LA12 , 5F083LA16 , 5F083LA21 , 5F083MA01 , 5F083MA16 , 5F083PR01 , 5F083PR23 , 5F083PR40 , 5F083ZA01 , 5F083ZA20 , 5F083ZA21

引用特許：

審査官引用 (10件)

多層構造のメモリ装置及びその製造方法
公報種別：公開公報出願番号：特願2000-200275 出願人：セイコーエプソン株式会社
MRAMメモリ
公報種別：公開公報出願番号：特願2001-116879 出願人：インフィニオンテクノロジーズアクチエンゲゼルシャフト
読み出し専用メモリ装置
公報種別：公開公報出願番号：特願平9-303190 出願人：ルーセントテクノロジーズインコーポレイテッド

全件表示

前のページに戻る