特許
J-GLOBAL ID：200903063885012920
回路基板のインピーダンスを計算する装置および方法
発明者：
出願人/特許権者：
代理人 (2件)：
大菅 義之
, 久木元 彰
公報種別：公開公報
出願番号（国際出願番号）：特願2003-034243
公開番号（公開出願番号）：特開2004-246503
出願日： 2003年02月12日
公開日（公表日）： 2004年09月02日
要約：
【課題】ノイズ源と受動素子とが実装された回路基板において、ノイズ源と受動素子の間の実装距離に対するインピーダンスを高速かつ正確に計算する。【解決手段】入力手段11は、回路基板上におけるノイズ源と受動素子の間の実装距離を入力する。解析手段12は、入力された実装距離をパラメータとして、ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算し、計算されたインピーダンスを用いて回路解析を行う。そして、出力手段13は、回路解析の結果を出力する。【選択図】 図1
請求項（抜粋）：
ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するインピーダンス計算装置であって、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離を入力する入力手段と、
入力された実装距離をパラメータとして、前記ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算し、計算されたインピーダンスを用いて回路解析を行う解析手段と、
前記回路解析の結果を出力する出力手段と
を備えることを特徴とするインピーダンス計算装置。
IPC (2件)：
FI (2件)：
G06F17/50 666V
, H05K3/00 T
5B046AA08
, 5B046BA04
, 5B046JA04
