特許

J-GLOBAL ID：200903064018372677

アクティブマトリクス基板の製造方法

発明者： 早瀬 貴介 ,  田中 宏明 ,  城戸 秀作 ,  原野 俊彦
出願人/特許権者： 日本電気株式会社 ,  鹿児島日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-209994
公開番号（公開出願番号）：特開2002-026333
出願日： 2000年07月11日
公開日（公表日）： 2002年01月25日
要約：

【要約】【課題】4回のフォトリソ工程でもって、静電保護回路の搭載されたアクティブマトリクス基板を製造できるようにする。【解決手段】絶縁基板上にTFTを形成する方法であって、上記TFTを構成する材料膜を絶縁膜基板上に積層して成膜する工程と、膜厚が互いに異なる複数の領域(開口部、第1レジストマスク15、第2レジストマスク16)を有するレジストパターンを上記材料膜の最上層にパターニングして形成する工程と、上記レジストパターンをエッチングマスクにして積層した材料膜のうち複数の材料膜を加工する工程とを含む。この手法を用いることで、TFTのゲート電極のような下層の第1の導電層と、TFTのソース・ドレイン電極のような上層の第2の導電層とを接続するためのフォトリソグラフィ工程を短縮させる。

請求項（抜粋）：

絶縁基板上に薄膜トランジスタ(TFT)を形成する方法であって、前記TFTを構成する材料膜を前記絶縁基板上に積層して成膜する工程と、複数の厚さを有するようにパターニングしたレジストパターンを前記材料膜の最上層に形成する工程と、前記レジストパターンをエッチングマスクにして前記積層した材料膜の第1のエッチングを行い、次に、前記レジストパターンのうち膜厚の薄い領域をハロゲン化合物ガスと酸素ガスとをプラズマ励起した活性種による異方性エッチングにより除去する工程と、前記異方性エッチング後に残る前記レジストパターンの膜厚の厚い領域をエッチングマスクにして前記積層した材料膜の第2のエッチングを行う工程と、を含むことを特徴とするアクティブマトリクス基板の製造方法。

IPC (7件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/1368 ,  G03F 1/08 ,  G03F 7/20 501 ,  G09F 9/30 338 ,  H01L 21/027

FI (10件)：

G03F 1/08 A ,  G03F 7/20 501 ,  G09F 9/30 338 ,  H01L 29/78 627 C ,  G02F 1/136 500 ,  H01L 21/30 502 P ,  H01L 21/30 502 C ,  H01L 21/30 573 ,  H01L 29/78 612 D ,  H01L 29/78 623 A

Fターム (85件)：

2H092GA46 ,  2H092JA26 ,  2H092JA29 ,  2H092JA38 ,  2H092JA42 ,  2H092JA44 ,  2H092JB13 ,  2H092JB23 ,  2H092JB32 ,  2H092JB33 ,  2H092JB38 ,  2H092JB79 ,  2H092KA05 ,  2H092KA07 ,  2H092KB14 ,  2H092MA05 ,  2H092MA08 ,  2H092MA14 ,  2H092MA15 ,  2H092MA16 ,  2H092MA18 ,  2H092MA19 ,  2H092MA20 ,  2H092MA27 ,  2H092MA32 ,  2H092MA35 ,  2H092MA37 ,  2H092MA41 ,  2H092NA25 ,  2H092NA27 ,  2H092NA29 ,  2H092PA06 ,  2H092QA07 ,  2H095BB03 ,  2H095BC04 ,  2H097AA11 ,  2H097LA12 ,  5C094AA31 ,  5C094AA42 ,  5C094AA43 ,  5C094AA44 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA13 ,  5C094DB01 ,  5C094DB02 ,  5C094DB04 ,  5C094EA04 ,  5C094EA05 ,  5C094EA10 ,  5C094EB02 ,  5C094FA01 ,  5C094FA02 ,  5C094FB12 ,  5C094FB14 ,  5C094FB15 ,  5C094GB10 ,  5F046AA11 ,  5F046AA20 ,  5F046AA25 ,  5F046CB17 ,  5F046NA05 ,  5F110AA16 ,  5F110AA22 ,  5F110BB02 ,  5F110CC07 ,  5F110DD02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE14 ,  5F110EE38 ,  5F110GG02 ,  5F110GG15 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK09 ,  5F110HK16 ,  5F110HK22 ,  5F110HK33 ,  5F110NN02 ,  5F110QQ02

引用特許：

審査官引用 (3件)

• 薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願平10-116918   出願人：鹿児島日本電気株式会社
• レジストパターンの形成方法
  公報種別：公開公報   出願番号：特願平7-303317   出願人：カシオ計算機株式会社
• 薄膜のパターニング方法
  公報種別：公開公報   出願番号：特願平8-318396   出願人：シャープ株式会社