特許
J-GLOBAL ID:200903064191090083

半導体チップ素子、半導体チップ素子実装装置及び実装方法

発明者:
出願人/特許権者:
代理人 (1件): 伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願2000-273829
公開番号(公開出願番号):特開2001-189339
出願日: 2000年09月08日
公開日(公表日): 2001年07月10日
要約:
【要約】【課題】 本発明は超音波接合されて実装された半導体チップ素子に対するアンダーフィルの充填性の向上を図ることを課題とする。【解決手段】 シリコン製のチップ本体101と、この下面101a上のスタッドバンプ群117とよりなる。信号用のスタッドバンプ113はAu製である。電源用のスタッドバンプ114、グランド用のスタッドバンプ115、ダミーのスタッドバンプ116は、Au・パラジウム合金製であり、信号用のスタッドバンプ113より硬く、超音波接合のときに潰れにくい。半導体チップ素子100が実装された状態で、チップ本体101の下面101aと回路基板120の上面120aとの間に約30μmの隙間118が確保される。
請求項(抜粋):
チップ本体と、該チップ本体のバンプ形成面に分散して並んでいる信号用スタッドバンプ及び非信号用スタッドバンプとよりなり、超音波接合される半導体チップ素子において、上記非信号用スタッドバンプは、上記信号用スタッドバンプより硬度の高い材質製であることを特徴とする半導体チップ素子。
IPC (2件):
H01L 21/60 ,  H01L 21/60 311
FI (4件):
H01L 21/60 311 T ,  H01L 21/92 602 P ,  H01L 21/92 602 D ,  H01L 21/92 604 J
Fターム (3件):
5F044PP15 ,  5F044QQ03 ,  5F044QQ04
引用特許:
審査官引用 (3件)

前のページに戻る