特許
J-GLOBAL ID：200903064233607561
ストレージシステム及びストレージシステムの制御方法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
稲葉 良幸
, 大賀 眞司
公報種別：公開公報
出願番号（国際出願番号）：特願2007-167470
公開番号（公開出願番号）：特開2009-009200
出願日： 2007年06月26日
公開日（公表日）： 2009年01月15日
要約：
【課題】本発明は、耐障害性に優れたストレージシステムを提供することである。【解決手段】本発明は、複数のプロセッサを有する制御部及び他のユニットを含んで構成されるストレージシステムである。当該ストレージシステムは、制御部内のいずれかのコンポーネントに障害が発生した場合に、当該制御部の入出力パスを遮断し、当該遮断された状態において障害が発生したコンポーネントを特定し、これを無効化する。また、ストレージシステムは、当該障害が発生したコンポーネントを無効化した後、正常なコンポーネントのみで動作可能であるか否かを判断し、動作可能であると判断した場合に、当該入出力パスの遮断を解除(開放)して、再起動により、動作を再開する。【選択図】図1
請求項（抜粋）：
ホスト装置に対してデータストレージサービスを提供するストレージシステムであって、
前記ホスト装置に接続可能に構成されたホストインターフェース部と、
データを格納するボリュームが形成されたディスクアレイ部に接続可能に構成されたディスクインターフェース部と、
前記ホストインターフェース部及び前記ディスクインターフェース部にそれぞれ接続され、前記ユーザデータをキャッシュするキャッシュメモリ部と、
前記ホストインターフェース部、前記ディスクインターフェース部、及びキャッシュメモリ部にそれぞれ接続されたスイッチLSIと、
複数のプロセッサを有し、前記スイッチLSIに接続された制御部と、を備え、
前記スイッチLSIは、
前記制御部内の部位に障害が発生した場合に出力されるエラー信号に基づいて、前記制御部との間の入出力パスを遮断し、
前記制御部は、
前記複数のプロセッサのいずれかの制御の下、所定の障害処理を行った後、前記スイッチLSIに対して前記遮断の解除を指示することを特徴とするストレージシステム。
IPC (2件)：
FI (3件)：
G06F3/06 306Z
, G06F12/08 557
, G06F12/08 541Z
5B005JJ01
, 5B005MM11
, 5B005VV11
, 5B005WW02
, 5B005WW04
, 5B005WW12
, 5B005WW15
, 5B065BA01
, 5B065EA12
出願人引用 (17件)
全件表示
審査官引用 (10件)
全件表示
前のページに戻る
